CPU的问题 高手来看看 CPU问题什么是极品U和雷U啊 ?高手来看看
作者&投稿：古琬 （若有异议请与网页底部的电邮联系）
这18条背下来，没人敢和你忽悠CPU
1.主频
主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家，有人曾经拿过一快1G的全美达来做比较，它的运行效率相当于2G的Intel处理器。
所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号震荡的速度。在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟4 GHz Xeon/Opteron一样快。CPU的运算速度还要看CPU的流水线的各方面的性能指标。
当然，主频和实际的运算速度是有关的，只能说主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。
2.外频
外频是CPU的基准频率，单位也是MHz。CPU的外频决定着整块主板的运行速度。说白了，在台式机中，我们所说的超频，都是超CPU的外频（当然一般情况下，CPU的倍频都是被锁住的）相信这点是很好理解的。但对于服务器CPU来讲，超频是绝对不允许的。前面说到CPU决定着主板的运行速度，两者是同步运行的，如果把服务器CPU超频了，改变了外频，会产生异步运行，（台式机很多主板都支持异步运行）这样会造成整个服务器系统的不稳定。
目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FS B)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别
3.前端总线(FS B)频率
前端总线(FS B)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。有一条公式可以计算，即数据带宽＝(总线频率×数据带宽)/8，数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。比方，现在的支持 6 4 位的至强Nocona，前端总线是800MHz，按照公式，它的数据传输最大带宽是6 . 4GB/秒。
外频与前端总线(FS B)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8Byte/bit=800M B/s。
其实现在“HyperTransport”构架的出现，让这种实际意义上的前端总线(FS B)频率发生了变化。之前我们知道IA-32架构必须有三大重要的构件：内存控制器Hub (MCH) ,I/O控制器Hub和PCI Hub，像Intel很典型的芯片组 Intel 7501、Intel7505芯片组，为双至强处理器量身定做的，它们所包含的MCH为CPU提供了频率为533MHz的前端总线，配合DDR内存，前端总线带宽可达到4.3GB/秒。但随着处理器性能不断提高同时给系统架构带来了很多问题。而“HyperTransport”构架不但解决了问题，而且更有效地提高了总线带宽，比方AMD Opteron处理器，灵活的HyperTransport I/O总线体系结构让它整合了内存控制器，使处理器不通过系统总线传给芯片组而直接和内存交换数据。这样的话，前端总线(FS B)频率在AMD Opteron处理器就不知道从何谈起了。
4、CPU的位和字长
位：在数字电路和电脑技术中采用二进制，代码只有“0”和“1”，其中无论是 “0”或是“1”在CPU中都是 一“位”。
字长：电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。所以能处理字长为8位数据的CPU通常就叫8位的CPU。同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。字节和字长的区别：由于常用的英文字符用8位二进制就可以表示，所以通常就将8位称为一个字节。字长的长度是不固定的，对于不同的CPU、字长的长度也不一样。8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为6 4位的CPU一次可以处理8个字节。 .倍频系数
倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应—CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。一般除了工程样版的Intel的CPU都是锁了倍频的，而AMD之前都没有锁。
6.缓存
缓存大小也是CPU的重要指标之一，而且缓存的结构和大小对CPU速度的影响非常大，CPU内缓存的运行频率极高，一般是和处理器同频运作，工作效率远远大于系统内存和硬盘。实际工作时，CPU往往需要重复读取同样的数据块，而缓存容量的增大，可以大幅度提升CPU内部读取数据的命中率，而不用再到内存或者硬盘上寻找，以此提高系统性能。但是由于CPU芯片面积和成本的因素来考虑，缓存都很小。
L1 Cache(一级缓存)是CPU第一层高速缓存，分为数据缓存和指令缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般服务器CPU的L1缓存的容量通常在32—256KB。
L2 Cache(二级缓存)是CPU的第二层高速缓存，分内部和外部两种芯片。内部的芯片二级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。L2高速缓存容量也会影响CPU的性能，原则是越大越好，现在家庭用CPU容量最大的是512KB，而服务器和工作站上用CPU的L2高速缓存更高达256-1MB，有的高达2MB或者3MB。
L3 Cache(三级缓存)，分为两种，早期的是外置，现在的都是内置的。而它的实际作用即是，L3缓存的应用可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L3缓存在性能方面仍然有显著的提升。比方具有较大L3缓存的配置利用物理内存会更有效，故它比较慢的磁盘I/O子系统可以处理更多的数据请求。具有较大L3缓存的处理器提供更有效的文件系统缓存行为及较短消息和处理器队列长度。
其实最早的L3缓存被应用在AMD发布的K6-III处理器上，当时的L3缓存受限于制造工艺，并没有被集成进芯片内部，而是集成在主板上。在只能够和系统总线频率同步的L3缓存同主内存其实差不了多少。后来使用L3缓存的是英特尔为服务器市场所推出的Itanium处理器。接着就是P4EE和至强MP。Intel还打算推出一款9MB L3缓存的Itanium2处理器，和以后24MB L3缓存的双核心Itanium2处理器。
但基本上L3缓存对处理器的性能提高显得不是很重要，比方配备1MB L3缓存的Xeon MP处理器却仍然不是Opteron的对手，由此可见前端总线的增加，要比缓存增加带来更有效的性能提升。
7.CPU扩展指令集
CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看，如Intel的MMX（Multi Media Extended）、SSE、 SSE2（Streaming-Single instruction multiple data-Extensions 2）、SEE3和AMD的3DNow!等都是CPU的扩展指令集，分别增强了CPU的多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。SSE3指令集也是目前规模最小的指令集，此前MMX包含有57条命令，SSE包含有50条命令，SSE2包含有144条命令，SSE3包含有13条命令。目前SSE3也是最先进的指令集，英特尔Prescott处理器已经支持SSE3指令集，AMD会在未来双核心处理器当中加入对SSE3指令集的支持，全美达的处理器也将支持这一指令集。
8.CPU内核和I/O工作电压
从586CPU开始，CPU的工作电压分为内核电压和I/O电压两种，通常CPU的核心电压小于等于I/O电压。其中内核电压的大小是根据CPU的生产工艺而定，一般制作工艺越小，内核工作电压越低；I/O电压一般都在1.6~5V。低电压能解决耗电过大和发热过高的问题。
9.制造工艺
制造工艺的微米是指IC内电路与电路之间的距离。制造工艺的趋势是向密集度愈高的方向发展。密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度更高、功能更复杂的电路设计。现在主要的180nm、130nm、90nm。最近官方已经表示有65nm的制造工艺了。
10.指令集
（1）CISC指令集
CISC指令集，也称为复杂指令集，英文名是CISC，（Complex Instruction Set Computer的缩写）。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。其实它是英特尔生产的x86系列（也就是IA-32架构）CPU及其兼容CPU，如AMD、VIA的。即使是现在新起的X86-64（也被成AMD64）都是属于CISC的范畴。
要知道什么是指令集还要从当今的X86架构的CPU说起。X86指令集是Intel为其第一块16位CPU(i8086)专门开发的，IBM1981年推出的世界第一台PC机中的CPU—i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加了X87芯片，以后就将X86指令集和X87指令集统称为X86指令集。
虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到过去的PII至强、PIII至强、Pentium 3，最后到今天的Pentium 4系列、至强（不包括至强Nocona），但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。由于Intel X86系列及其兼容CPU（如AMD Athlon MP、）都使用X86指令集，所以就形成了今天庞大的X86系列及兼容CPU阵容。x86CPU目前主要有intel的服务器CPU和AMD的服务器CPU两类。
（2）RISC指令集
RISC是英文“Reduced Instruction Set Computing ” 的缩写，中文意思是“精简指令集”。它是在CISC指令系统基础上发展起来的，有人对CISC机进行测试表明，各种指令的使用频度相当悬殊，最常使用的是一些比较简单的指令，它们仅占指令总数的20％，但在程序中出现的频度却占80％。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。并且复杂指令需要复杂的操作，必然会降低计算机的速度。基于上述原因，20世纪80年代RISC型CPU诞生了，相对于CISC型CPU ,RISC型CPU不仅精简了指令系统，还采用了一种叫做“超标量和超流水线结构”，大大增加了并行处理能力。RISC指令集是高性能CPU的发展方向。它与传统的CISC(复杂指令集)相对。相比而言，RISC的指令格式统一，种类比较少，寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍采用这一指令系统的CPU，特别是高档服务器全都采用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。
目前，在中高档服务器中采用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。
（3）IA-64
EPIC（Explicitly Parallel Instruction Computers，精确并行指令计算机）是否是RISC和CISC体系的继承者的争论已经有很多，单以EPIC体系来说，它更像Intel的处理器迈向RISC体系的重要步骤。从理论上说，EPIC体系设计的CPU，在相同的主机配置下，处理Windows的应用软件比基于Unix下的应用软件要好得多。
Intel采用EPIC技术的服务器CPU是安腾Itanium（开发代号即Merced）。它是64位处理器，也是IA－64系列中的第一款。微软也已开发了代号为Win64的操作系统，在软件上加以支持。在Intel采用了X86指令集之后，它又转而寻求更先进的64-bit微处理器，Intel这样做的原因是，它们想摆脱容量巨大的x86架构,从而引入精力充沛而又功能强大的指令集，于是采用EPIC指令集的IA-64架构便诞生了。IA-64 在很多方面来说，都比x86有了长足的进步。突破了传统IA32架构的许多限制，在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高。
IA-64微处理器最大的缺陷是它们缺乏与x86的兼容，而Intel为了IA-64处理器能够更好地运行两个朝代的软件，它在IA-64处理器上（Itanium、Itanium2 ……)引入了x86-to-IA-64的解码器，这样就能够把x86指令翻译为IA-64指令。这个解码器并不是最有效率的解码器，也不是运行x86代码的最好途径（最好的途径是直接在x86处理器上运行x86代码），因此Itanium 和Itanium2在运行x86应用程序时候的性能非常糟糕。这也成为X86-64产生的根本原因。
（4）X86-64 （AMD64 / EM64T）
AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有“直接执行”和“转换执行”的区别，其指令字段是8位或32位，可以避免字段过长。
x86-64（也叫AMD64）的产生也并非空穴来风，x86处理器的32bit寻址空间限制在4GB内存，而IA-64的处理器又不能兼容x86。AMD充分考虑顾客的需求，加强x86指令集的功能，使这套指令集可同时支持64位的运算模式，因此AMD把它们的结构称之为x86-64。在技术上AMD在x86-64架构中为了进行64位运算，AMD为其引入了新增了R8-R15通用寄存器作为原有X86处理器寄存器的扩充，但在而在32位环境下并不完全使用到这些寄存器。原来的寄存器诸如EAX、EBX也由32位扩张至64位。在SSE单元中新加入了8个新寄存器以提供对SSE2的支持。寄存器数量的增加将带来性能的提升。与此同时，为了同时支持32和64位代码及寄存器，x86-64架构允许处理器工作在以下两种模式：Long Mode(长模式)和Legacy Mode(遗传模式)，Long模式又分为两种子模式(64bit模式和Compatibility mode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器。
而今年也推出了支持64位的EM64T技术，再还没被正式命为EM64T之前是IA32E，这是英特尔64位扩展技术的名字,用来区别X86指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技术类似，采用64位的线性平面寻址，加入8个新的通用寄存器（GPRs），还增加8个寄存器支持SSE指令。与AMD相类似，Intel的64位技术将兼容IA32和IA32E，只有在运行64位操作系统下的时候，才将会采用IA32E。IA32E将由2个sub-mode组成：64位sub-mode和32位sub-mode，同AMD64一样是向下兼容的。Intel的EM64T将完全兼容AMD的X86-64技术。现在Nocona处理器已经加入了一些64位技术，Intel的Pentium 4E处理器也支持64位技术。
应该说，这两者都是兼容x86指令集的64位微处理器架构，但EM64T与AMD64还是有一些不一样的地方，AMD64处理器中的NX位在Intel的处理器中将没有提供。
11.超流水线与超标量
在解释超流水线与超标量前，先了解流水线(pipeline)。流水线是Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。
超标量是通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间。而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。例如Pentium 4的流水线就长达20级。将流水线设计的步(级)越长，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。但是流水线过长也带来了一定副作用，很可能会出现主频较高的CPU实际运算速度较低的现象，Intel的奔腾4就出现了这种情况，虽然它的主频可以高达1.4G以上，但其运算性能却远远比不上AMD 1.2G的速龙甚至奔腾III。
12.封装形式
CPU封装是采用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施，一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装，而采用Slot x槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。现在还有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封装技术。由于市场竞争日益激烈，目前CPU封装技术的发展方向以节约成本为主。
13、多线程
同时多线程Simultaneous multithreading，简称SMT。SMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器的执行资源，可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率，缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时，SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计，几乎不用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据，减少运算核心的闲置时间。这对于桌面低端系统来说无疑十分具有吸引力。Intel从3.06GHz Pentium 4开始，所有处理器都将支持SMT技术。
14、多核心
多核心，也指单芯片多处理器（Chip multiprocessors，简称CMP）。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较， SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。
2005年下半年，Intel和AMD的新型处理器也将融入CMP结构。新安腾处理器开发代码为Montecito，采用双核心设计，拥有最少18MB片内缓存，采取90nm工艺制造，它的设计绝对称得上是对当今芯片业的挑战。它的每个单独的核心都拥有独立的L1，L2和L3 cache，包含大约10亿支晶体管。
15、SMP
SMP（Symmetric Multi-Processing），对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在这种技术的支持下，一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机资源。像双至强，也就是我们所说的二路，这是在对称处理器系统中最常见的一种（至强MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少数是16路的。但是一般来讲，SMP结构的机器可扩展性较差，很难做到100个以上多处理器，常规的一般是8个到16个，不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统。
构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台，再就是支持SMP的应用软件。
为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统，如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务；多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。
要组建SMP系统，对所选的CPU有很高的要求，首先、CPU内部必须内置APIC（Advanced Programmable Interrupt Controllers）单元。Intel 多处理规范的核心就是高级可编程中断控制器（Advanced Programmable Interrupt Controllers--APICs）的使用；再次，相同的产品型号，同样类型的CPU核心，完全相同的运行频率；最后，尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可能导致死机。
16、NUMA技术
NUMA即非一致访问分布共享存储技术，它是由若干通过高速专用网络连接起来的独立节点构成的系统，各个节点可以是单个的CPU或是SMP系统。在NUMA中，Cache 的一致性有多种解决方案，需要操作系统和特殊软件的支持。图2中是Sequent公司NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来，组成一个节点，每个节点可以有12个CPU。像Sequent的系统最多可以达到64个CPU甚至256个CPU。显然，这是在SMP的基础上，再用NUMA的技术加以扩展，是这两种技术的结合。
17、乱序执行技术
乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝技术：（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。
18、CPU内部的内存控制器
许多应用程序拥有更为复杂的读取模式（几乎是随机地，特别是当cache hit不可预测的时候），并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件，即使拥有如乱序执行（out of order execution）这样的CPU特性，也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令（无论这些数据来自CPU cache还是主内存系统）。当前低段系统的内存延迟大约是120－150ns，而CPU速度则达到了3GHz以上，一次单独的内存请求可能会浪费200－300次CPU循环。即使在缓存命中率（cache hit rate）达到99％的情况下，CPU也可能会花50％的时间来等待内存请求的结束－ 比如因为内存延迟的缘故。
你可以看到Opteron整合的内存控制器，它的延迟，与芯片组支持双通道DDR内存控制器的延迟相比来说，是要低很多的。英特尔也按照计划的那样在处理器内部整合内存控制器，这样导致北桥芯片将变得不那么重要。但改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性能
也是网上找的。
CPU是Central Processing Unit的缩写，是中央处理器的意思。CPU的工作原理其实很简单,它的内部元件主要包括：控制单元，逻辑单元，存储单元三大部分。指令由控制单元分配到逻辑运算单元，经过加工处理后，再送到存储单元里等待应用程序的使用。
CPU的原始工作模式
在了解CPU工作原理之前，我们先简单谈谈CPU是如何生产出来的。CPU是在特别纯净的硅材料上制造的。一个CPU芯片包含上百万个精巧的晶体管。人们在一块指甲盖大小的硅片上，用化学的方法蚀刻或光刻出晶体管。因此，从这个意义上说， CPU正是由晶体管组合而成的。简单而言，晶体管就是微型电子开关，它们是构建CPU的基石，你可以把一个晶体管当作一个电灯开关，它们有个操作位，分别代表两种状态:ON(开)和OFF(关)。这一开一关就相当于晶体管的连通与断开，而这两种状态正好与二进制中的基础状态“0”和“1”对应！这样，计算机就具备了处理信息的能力。但你不要以为，只有简单的“0”和“1”两种状态的晶体管的原理很简单，其实它们的发展是经过科学家们多年的辛苦研究得来的。在晶体管之前，计算机依靠速度缓慢、低效率的真空电子管和机械开关来处理信息。后来，科研人员把两个晶体管放置到一个硅晶体中，这样便创作出第一个集成电路，再后来才有了微处理器。看到这里，你一定想知道，晶体管是如何利用“0”和“1”这两种电子信号来执行指令和处理数据的呢？其实，所有电子设备都有自己的电路和开关，电子在电路中流动或断开，完全由开关来控制，如果你将开关设置为OFF，电子将停止流动，如果你再将其设置为ON，电子又会继续流动。晶体管的这种ON与OFF的切换只由电子信号控制，我们可以将晶体管称之为二进制设备。这样，晶体管的ON状态用 “1”来表示，而OFF状态则用“0”来表示，就可以组成最简单的二进制数。众多晶体管产生的多个“1”与“0”的特殊次序和模式能代表不同的情况，将其定义为字母、数字、颜色和图形。举个例子，十进位中的1在二进位模式时也是“1”，2在二进位模式时是“10”，3是“11”，4是“100”，5是 “101”，6是“110”等等，依此类推，这就组成了计算机工作采用的二进制语言和数据。成组的晶体管联合起来可以存储数值，也可以进行逻辑运算和数字运算。加上石英时钟的控制，晶体管组就像一部复杂的机器那样同步地执行它们的功能。
CPU的内部结构
现在我们已经大概知道CPU是负责些什么事情，但是具体由哪些部件负责处理数据和执行程序呢？
1.算术逻辑单元ALU(Arithmetic Logic Unit)
ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。
2.寄存器组 RS(Register Set或Registers)
RS实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存器，可以减少CPU访问内存的次数，从而提高了CPU的工作速度。但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，分别寄存相应的数据。而通用寄存器用途广泛并可由程序员规定其用途。通用寄存器的数目因微处理器而异。
3.控制单元(Control Unit)
正如工厂的物流分配部门，控制单元是整个CPU的指挥控制中心，由指令寄存器 IR(Instruction Register)、指令译码器ID(Instruction Decoder)和操作控制器0C(Operation Controller)三个部件组成，对协调整个电脑有序工作极为重要。它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。操作控制器OC中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。
4.总线(Bus)
就像工厂中各部位之间的联系渠道，总线实际上是一组导线，是各种公共信号线的集合，用于作为电脑中所有各组成部分传输信息共同使用的“公路”。直接和CPU相连的总线可称为局部总线。其中包括: 数据总线DB(Data Bus)、地址总线AB(Address Bus) 、控制总线CB(Control Bus)。其中，数据总线用来传输数据信息；地址总线用于传送CPU发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。
CPU的工作流程
由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。首先，CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。在这个过程中，我们注意到从控制单元开始，CPU就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。
数据与指令在CPU中的运行
刚才已经为大家介绍了CPU的部件及基本原理情况，现在，我们来看看数据是怎样在CPU中运行的。我们知道，数据从输入设备流经内存，等待CPU的处理，这些将要处理的信息是按字节存储的，也就是以8位二进制数或8比特为1个单元存储，这些信息可以是数据或指令。数据可以是二进制表示的字符、数字或颜色等等。而指令告诉CPU对数据执行哪些操作，比如完成加法、减法或移位运算。我们假设在内存中的数据是最简单的原始数据。首先，指令指针(Instruction Pointer)会通知CPU，将要执行的指令放置在内存中的存储位置。因为内存中的每个存储单元都有编号(称为地址)，可以根据这些地址把数据取出，通过地址总线送到控制单元中，指令译码器从指令寄存器IR中拿来指令，翻译成CPU可以执行的形式，然后决定完成该指令需要哪些必要的操作，它将告诉算术逻辑单元(ALU)什么时候计算，告诉指令读取器什么时候获取数值，告诉指令译码器什么时候翻译指令等等。 假如数据被送往算术逻辑单元，数据将会执行指令中规定的算术运算和其他各种运算。当数据处理完毕后，将回到寄存器中，通过不同的指令将数据继续运行或者通过DB总线送到数据缓存器中。 基本上，CPU就是这样去执行读出数据、处理数据和往内存写数据3项基本工作。但在通常情况下，一条指令可以包含按明确顺序执行的许多操作，CPU的工作就是执行这些指令，完成一条指令后，CPU的控制单元又将告诉指令读取器从内存中读取下一条指令来执行。这个过程不断快速地重复，快速地执行一条又一条指令，产生你在显示器上所看到的结果。我们很容易想到，在处理这么多指令和数据的同时，由于数据转移时差和CPU处理时差，肯定会出现混乱处理的情况。为了保证每个操作准时发生，CPU需要一个时钟，时钟控制着CPU所执行的每一个动作。时钟就像一个节拍器，它不停地发出脉冲，决定CPU的步调和处理时间，这就是我们所熟悉的CPU的标称速度，也称为主频。主频数值越高，表明CPU的工作速度越快。
主频、外频以及倍频
主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的工作频率（主频）包括两部分：外频与倍频，两者的乘积就是主频。倍频的全称为倍频系数。CPU的主频与外频之间存在着一个比值关系，这个比值就是倍频系数，简称倍频。倍频可以从1.5一直到23以至更高，以0.5为一个间隔单位。外频与倍频相乘就是主频，所以其中任何一项提高都可以使CPU的主频上升。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能 。
处理器主频以每秒处理器周期可运行的百万次计算。通常，具有较高MHz或GHz的处理器能够提高电脑运行创新、娱乐、通信和生产力应用的性能。但主频只是影响系统整体性能的一个方面，主频高的机器整体性能并非就一定高。
我们知道，电脑有许多配件，配件不同，速度也就不同。在286、386和早期的486电脑里，CPU的速度不是太高，和内存保持一样的速度。后来随着CPU速度的飞速提升，内存由于电气结构关系，无法象CPU那样提升很高的速度（就算现在内存达到400、533，但跟CPU的几个G的速度相比，根本就不是一个级别的），于是造成了内存和CPU之间出现了速度差异，这时就提出一个CPU的主频、倍频和外频的概念，外频顾名思义就是CPU外部的频率，也就是内存的频率，CPU以这个频率来与内存联系。CPU的主频就是CPU内部的实际运算速度，主频肯定是比外频高的，高一定的倍数，这个数就是倍频。举个例子，你从电脑垃圾堆里拣到一个被抛弃的INTEL 486 CPU，上面印着486 DX/2 66。这个486的CPU的主频是66MHZ，DX/2代表是2倍频的，于是算出CPU的外频是33MZ，也就是内存的工作频率，这同时也是前端总线FSB的频率。因为CPU是通过前端总线来与内存发生联系的，所以内存的工作频率（或者说外频也行）就是前端总线的频率。刚才这个垃圾堆里的486 CPU，前端总线的频率就是33MZ。这样的前端总线结构一直延续到486之后的奔腾（俗话说的586）、奔腾2、奔腾3，例如一颗奔3 933MHZ的CPU，外频133，也就是说它的前端总线是133MHZ，内存工作频率也是133。
到了奔腾4年代，内存和CPU的工作模式发生了改变，前端总线的概念也变得有些复杂。奔腾4 CPU采用了Quad Pumped（4倍并发）技术，该技术可以使系统总线在一个时钟周期内传送4次数据，也就是传输效率是原来的4倍，相当于用了4条原来的前端总线来和内存发生联系。在外频仍然是133MHZ的时候，前端总线的速度增加4倍变成了133X4=533MHZ，当外频升到200MHZ，前端总线变成800MHZ，所以你会看到533前端总线的P4和800前端总线的P4，就是这样来的。他们的实际外频只有133和200，但由于人们保留了以前老的概念——前端总线就是外频，所以习惯了这样的叫法：533外频的P4和800外频的P4。其实还是叫533前端总线或533 FSB的P4比较合适。
那内存的情况怎么样呢？外频不完全等于前端总线了，那外频还等于内存的频率吗？内存发展到了DDR，跟原来相比，一个时钟周期内可以传送比原来多一倍的数据，DDR就是DOUBLE DATA RATE的缩写，意思就是双倍的数据传输速率。在133MHZ的外频下，DDR的传输速度是266，外频提高到200MHZ的时候，DDR的传输速度是400，DDR266的内存和DDR400的内存就是这个意思。
再看一下现在外频、内存频率、CPU的前端总线的的关系。在以前P3的时候，133的外频，内存的频率就是133，CPU的前端总线也是133，三者是一回事。现在P4的CPU，在133的外频下，前端总线达到了533MHZ，内存频率是266（DDR266）。问题出现了，前端总线是CPU与内存发生联系的桥梁，P4这时候的前端总线达到533之高，而内存只有266的速度，内存比CPU的前端总线慢了一半，理论上CPU有一半时间要等内存传数据过来才能处理数据，等于内存拖了CPU的后腿。这样的情况的确存在的，845和848的主板就是这样。于是提出一个双通道内存的概念，两条内存使用两条通道一起工作，一起提供数据，等于速度又增加一倍，两条DDR266就有266X2=533的速度，刚好是P4 CPU的前端总线速度，没有拖后腿的问题。外频提升到200的时候，CPU前端总线变为800，两条DDR400内存组成双通道，内存传输速度也是800了。所以要P4发挥好，一定要用双通道内存，865以上的主板都提供这个功能。但845和848主板就没有内存双通道功能了。
刚才说的是INTEL P4的FSB概念，它的对手AMD的CPU有所不同。
旧的462针脚的AMD CPU，采用ev6前端总线，相当于外频的两倍，也就是133外频时，AMD 462脚的CPU的FSB是266，使用DDR266内存和他搭配就刚刚好，如果用两条DDR266做成双通道，虽然内存有533的传输速度，但对于266的FSB，作用不大，所以双通道内存对CPU的帮助不明显。
新的AMD 754/939 64位CPU，内部就集成了内存管理器（以前内存管理器在主板心片里），所以AMD 64位CPU的前端总线FSB频率与CPU实际频率一致。
CPU缓存（Cache Memoney）位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存+内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。
缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。
正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90%左右），也就是说CPU下一次要读取的数据90%都在缓存中，只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。
最早先的CPU缓存是个整体的，而且容量很低，英特尔公司从Pentium时代开始把缓存进行了分类。当时集成在CPU内核中的缓存已不足以满足CPU的需求，而制造工艺上的限制又不能大幅度提高缓存的容量。因此出现了集成在与CPU同一块电路板上或主板上的缓存，此时就把 CPU内核集成的缓存称为一级缓存，而外部的称为二级缓存。一级缓存中还分数据缓存（I-Cache）和指令缓存（D-Cache）。二者分别用来存放数据和执行这些数据的指令，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。英特尔公司在推出Pentium 4处理器时，还新增了一种一级追踪缓存，容量为12KB.
随着CPU制造工艺的发展，二级缓存也能轻易的集成在CPU内核中，容量也在逐年提升。现在再用集成在CPU内部与否来定义一、二级缓存，已不确切。而且随着二级缓存被集成入CPU内核中，以往二级缓存与CPU大差距分频的情况也被改变，此时其以相同于主频的速度工作，可以为CPU提供更高的传输速度。
二级缓存是CPU性能表现的关键之一，在CPU核心不变化的情况下，增加二级缓存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二级缓存上有差异，由此可见二级缓存对于CPU的重要性。
CPU在缓存中找到有用的数据被称为命中，当缓存中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。从理论上讲，在一颗拥有二级缓存的CPU中，读取一级缓存的命中率为80%。也就是说CPU一级缓存中找到的有用数据占数据总量的80%，剩下的20%从二级缓存中读取。由于不能准确预测将要执行的数据，读取二级缓存的命中率也在80%左右（从二级缓存读到有用的数据占总数据的16%）。那么还有的数据就不得不从内存调用，但这已经是一个相当小的比例了。目前的较高端的CPU中，还会带有三级缓存，它是为读取二级缓存后未命中的数据设计的—种缓存，在拥有三级缓存的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率。
为了保证CPU访问时有较高的命中率，缓存中的内容应该按一定的算法替换。一种较常用的算法是“最近最少使用算法”（LRU算法），它是将最近一段时间内最少被访问过的行淘汰出局。因此需要为每行设置一个计数器，LRU算法是把命中行的计数器清零，其他各行计数器加1。当需要替换时淘汰行计数器计数值最大的数据行出局。这是一种高效、科学的算法，其计数器清零过程可以把一些频繁调用后再不需要的数据淘汰出缓存，提高缓存的利用率。
CPU产品中，一级缓存的容量基本在4KB到18KB之间，二级缓存的容量则分为128KB、256KB、512KB、1MB等。一级缓存容量各产品之间相差不大，而二级缓存容量则是提高CPU性能的关键。二级缓存容量的提升是由CPU制造工艺所决定的，容量增大必然导致CPU内部晶体管数的增加，要在有限的CPU面积上集成更大的缓存，对制造工艺的要求也就越高。
双核心CPU的二级缓存比较特殊，和以前的单核心CPU相比，最重要的就是两个内核的缓存所保存的数据要保持一致，否则就会出现错误，为了解决这个问题不同的CPU使用了不同的办法：
Intel双核心处理器的二级缓存
目前Intel的双核心CPU主要有Pentium D、Pentium EE、Core Duo三种，其中Pentium D、Pentium EE的二级缓存方式完全相同。Pentium D和Pentium EE的二级缓存都是CPU内部两个内核具有互相独立的二级缓存，其中，8xx系列的Smithfield核心CPU为每核心1MB，而9xx系列的Presler核心CPU为每核心2MB。这种CPU内部的两个内核之间的缓存数据同步是依靠位于主板北桥芯片上的仲裁单元通过前端总线在两个核心之间传输来实现的，所以其数据延迟问题比较严重，性能并不尽如人意。
Core Duo使用的核心为Yonah，它的二级缓存则是两个核心共享2MB的二级缓存，共享式的二级缓存配合Intel的“Smart cache”共享缓存技术，实现了真正意义上的缓存数据同步，大幅度降低了数据延迟，减少了对前端总线的占用，性能表现不错，是目前双核心处理器上最先进的二级缓存架构。今后Intel的双核心处理器的二级缓存都会采用这种两个内核共享二级缓存的“Smart cache”共享缓存技术。
AMD双核心处理器的二级缓存
Athlon 64 X2 CPU的核心主要有Manchester和Toledo两种，他们的二级缓存都是CPU内部两个内核具有互相独立的二级缓存，其中，Manchester核心为每核心512KB，而Toledo核心为每核心1MB。处理器内部的两个内核之间的缓存数据同步是依靠CPU内置的System Request Interface(系统请求接口，SRI)控制，传输在CPU内部即可实现。这样一来，不但CPU资源占用很小，而且不必占用内存总线资源，数据延迟也比Intel的Smithfield核心和Presler核心大为减少，协作效率明显胜过这两种核心。不过，由于这种方式仍然是两个内核的缓存相互独立，从架构上来看也明显不如以Yonah核心为代表的Intel的共享缓存技术Smart Cache。
CPU是一颗很复杂的IC，他的主要工作就是执行程序来处理资料。讲CPU的时候一定会提到它的工作频率,比如说Pentium III 600.表示这是一个Pentium III的CPU,工作在600MHz的频率上.CPU要能正确的进行运算,必须要给它一个"时脉"讯号,它的原理就好象一群小朋友排队走,排第一个的要喊:1-2,1--2的口令,这样大家的步伐才会一致.这种一个口令一个动作的指令,就是时脉讯号的责任,这样处理的资料才不会乱掉.600MHz是很快的速度,人的心脏每分钟跳72次,也就是一秒1.2次,但是CPU的时脉一秒钟跳600百万次!!同一品牌同一系列的CPU,时脉的速度越快,代表CPU 的效能越高,我们常听到CPU每秒可以执行多少次的运算,来作为CPU好坏的依据,这个运算跟时脉没有绝对的关系,还要看各家厂商(大多数指的是 INTEL,AMD)如何设计他们CPU的架构来决定.CPU可以从记忆体抓取程序码,处理以后,按照程序码的内容决定要抓下一笔资料,还是进行其它的动作,所以电脑里面很多大大小小的事情,都会由cpu来管理
用途
CPU的中文叫中央处理单元(central processing unit),当使用者执行一个程序的时候,电脑会从硬盘把程序读到记忆体里面,然后CPU会到记忆体里面抓资料,开始执行,接者把显示出来的结果送到显示卡里面,显示卡会将讯号送到萤幕上.所以CPU在里面扮演者计算执行程序以及处理周边设备相互沟通运作的角色
Register, CPU
暂存器, 处理器 (CPU) 中的特别记忆体 (MEMORY), 用来存放运算及指令 (INSTRUCTION) 的资料.一个处理器内通常有好几个暂存器, 有些有特定的功用, 有些则为通用暂存器, 可以用来放资料或记忆体地址, 暂存器的资料宽度就是处理器的位数, 例如 32 位处理器的暂存器宽度是 32 个位.
REMARK
不肖厂商会以较低的价格买进时脉效能较低的CPU,比如说买进233MHz的CPU,然后使用雷射把CPU外壳上面的资料型号去除,重新打上266MHz 的序号,然后鱼目混珠卖到市场去,266当然比233的价格要高,这样就可以赚取暴利了,因为"Re"过之后,当然只能用"散装",所以指定盒装可以确保不会买到Re的,但是最近市面上有一种保证可超的cpu(celeron300p),可以保超至450,504,558.就笔者观察大概是因为INTEL 的制程太严格了有一点点错误就降级卖,再加上celeron300p锁倍频4.5....把外频调至100.得到CPU的时脉为450MHz.而现在 celeron已经出到550了,所以超到这是有可能的但记得要换好一点的风扇,有些CPU超不上去就是卡在CPU过热,贤的话不彷尝试看看水冷
BUS
IDE的硬盘传资料时,都要靠CPU来帮忙,但是随着CPU越来越快,这种协助资料传输的工作对系统而言是浪费.所以在新的芯片组中加上Bus- Master的技术,以后读取IDE硬盘上的资料时,资料会由芯片组控制转送到主记忆体中,CPU只要直接读记忆体就行了
CACHE RAM(BUFFER)
资料传输中,硬盘与传输信道间的一块记忆体区域,因为传输信道(如IDE接口)传输速度远超过硬盘读取写入资料速度,因此需要一个地方先储存硬盘处理好的资料,让传输信道先服务其它周边,等到硬盘所处理的资料到达一定程度时再一次抓取,这样会比较不浪费时间
FAT
指的就是windos作业系统或者DOS作业系统,在硬盘上放置资料的基本单位计算方式.FAT16最大可控制硬盘空间的基本单位约2.1GB,所以超过这个容量的硬盘,如果你想使用FAT16来分割的话,就要把硬盘分成好几个Partition.FAT32最大的容量是2000GB,所以你可以用一个 Partition就包含整个硬盘的资料.两者之间的差异是FAT16存放档案比较浪费空间,但是相对的作业速度可以比较快.FAT32存放档案比较节省空间,但是相对的作业效率可能不如FAT16.但是在windows98中,使用FAT32效能应该不错,FAT16与FAT32是当一个硬盘进行磁盘分割时就决定的.同时,Windows95只有在B版(OSR2)以后才支持FAT32.你可以使用Partition Magic这套软体,在FAT32与FAT16相互转换.Windows 98也提供了转换程序,但是只能将FAT16转换成FAT32
FDISK
一个硬盘在还没格式化之前,必须先进行"分割硬盘"的工作,适当地把硬盘分成"c:","d:","e:"..........等数个硬盘,方便使用.用来分割硬盘的工具,最简单的就是DOS的Fdisk程序.当你要重新整理硬盘时,也可以使用Fdisk把分割的资料取消,这样也就代表资料通通不要,必须重新Format硬盘
FORMAT
硬盘拆封安装到电脑上以后,必须进行Format(格式化)才能存放资料.如果一个硬盘已经有资料,格式化将会把所有资料都消除
HCS
H : HEAD : 磁头又称读写头,当硬盘读取或写入资料时,移动磁头到指定的资料,完成读写动作
C : CYLINDER : 磁柱,当硬盘中包含两片以上磁盘,相同磁轨所形成的就叫作磁柱
S : Sector : 磁区,每一磁轨又可分若干磁区,1磁区=512Bytes
IDE
有人也说是ATA硬盘,指的是硬盘接口规格,目前市面上卖的大多是Ultra DMA/66它的接口简单,同时价格便宜,它的缺点是存取资料时都要靠CPU来协助,缺乏多任务的能力
LATENCY TIME
延迟时间:磁头移动到指定位置后,持续旋转中的磁盘将需要的磁区转到磁头下方的时间
MASTER & SLAVE
如果你的电脑只有一台硬盘,那么这一台硬盘就要设定为"Master",这是出厂时就设定好的.如果你的电脑有两个硬盘,那么有一颗硬盘就要设定为 Master主要硬盘,另外一颗要设为Slave仆从硬盘,以便电脑抓取资料,就目前电脑主机板的规格来说,有两个IDE硬盘连接阜,分成主要 (Primary)与次要(Secondary),每一个连接阜有一条排线,上面可以接一个主硬盘与一个仆硬盘,所以最多可接四个硬盘,即两个主硬盘与两个仆硬盘,主要IDE连接阜上的主硬盘,是电脑用来开机的硬盘.硬盘的主仆设定,必须直接调整硬盘尾端的jumper,调整的方式在硬盘的外壳上会有标示
RAID (冗余廉价磁盘机阵列)
储存系统的失误容忍(fault tolerance)程度决定了其中的资料所受的保障程度，为保护资料，在1970年代的美国已发展出磁盘机映像(disk mirror)技术，此法大抵是将同一份资料储存在两颗相同容量的硬盘内的技术，这技巧使得资料具有50%的失误容忍能力，一旦其中一颗硬盘发生状况，另一颗硬盘仍可提供正常的资料存取，使得因为硬盘故障导致的资料漏失机率降得更低。之后，由于实际的需求导致许多更系统化、结构化的论述陆续问世，其中最有名的要算是冗余廉价磁盘机阵列(RAID)，此论文由美国加州Berkeley大学的三位教授所提出，由于硬盘的成本随着它的效率与容量呈非线性快速攀升，RAID的主旨即是在利用低成本、低容量、低效率的磁盘机阵列模拟高成本、高容量、高效率的昂贵的单一颗硬盘(SLED)，除了磁盘机阵列的高容量之外，更重要的是，RAID也为磁盘机系统引进了更高的失误容忍能力。初提出的RAID分为1至5共5个层级，之后再经过业界、厂商的扩充，目前的RAID 已分为0至7共8个层级，Windows NT内建支持其中的RAID 0、1、及5。一般可使用软体方式模拟磁盘机阵列，但某些RAID层级则须要特别的硬体支持，如RAID 2，另外，为获得较高效，也可使用专业设计的磁盘机阵列，这类储存设备通常内建有专门的CPU、快取记忆体、控制卡、防止停电的多重电源保护等设计，有些专门的磁盘机阵列尚允许使用者在不关机、不影响系统的资料存取的情况下抽换硬盘。
SCSI (Small Computer System Interface)小型电脑系统接口
SCSI硬盘最大的好处,是它具有管理自己的能力,所以不用对SCSI进行特殊的参数设定,且SCSI占用较少的cpu资源,可多任务运作,串联设备的传输速率互相独立,SCSI目前并非基本接口,因此必须以扩充适配卡的方式存在SCSI几经变革,传输率,支持设备等功能都有大幅度的改进,而这些世代变化都以近似的名词来表示,例如SCSI,Fast SCSI,Ultra SCSI,Ultra Wide SCSI等,期间的奥妙实非一般人所能明白.其实暂时撇开SCSI市场的混乱名词,回归到规格时你会发现:原来SCSI目前仅有"2.5"个世代,而且名词简单易懂.非常好记,分别是SCSI,SCSI-2,SCSI-3.其中SCSI是最早的SCSI标准,一切由此发端;SCSI-2则是目前较普遍,一般人口中所指的SCSI;而SCSI-3因属于制定中的规格,尚未完全定案,暂时仅能称为"0.5世代"
S.M.A.R.T
S.M.A.R.T就是Self-Monitory,Analysis,and Reporting Technology(自我监视,分析与回报的技术.现在的硬盘机都支持这个功能,只不过一般人没有好好利用这一个技术,S.M.A.R.T可以随时在硬盘中的某一个暂存器里,存放目前硬盘觉得不是很好的状况,例如Retry的次数过多,因此S.M.A.R.T最大的功能就是在硬盘机快要产生坏轨,坏磁区 (Bad Sector)之前,或者产生其它问题之前, 让使用者事先察觉到,赶快备份资料,事前防范(编按:此功能需配合工具程序的使用,例如Symantec的Norton Utility)
ULTRA DMA/66
Bus-Master已经减轻CPU的负担,接下来就是提升资料传送的速度.使用Ultra DMA/66的技术,可以将IDE硬盘从原来每秒16MB的资料量,提升到每秒66MB的资料量
AGP (Accelerated Graphics Port)绘图加速连接阜
AGP.专门提供显示卡更高的资料传输能力.目前AGP的工作时脉微133MHz,约为PCI的四倍左右,所以每秒中最大资料传送量为533MB.AGP只用于显示卡(所以它不是用来取代PCI的)
BIOS BIOS(Basic Input Output System)基本输入输出系统
人生下来就会吃饭睡觉这些基本求生的机能电脑也是出厂的时候就有一些基本的运作机能这些运作机能是一些写好的程序放在一颗IC里面,这些程序简称为 BIOS,所以存放程序的IC我们也叫它BIOS,就是主机板上可以看到用发光贴纸贴起来的那一颗IC.BIOS就是我们常听到的韧体(介于软体与硬体之间),电脑最基本操作都靠里面存放的程序来处理,没有BIOS,电脑便不能运作.
IEEE 1394
因为USB的传输速度其实不够快,不能应用在更高速的场合中,所以又制定了IEEE 1394(IEEE就是美国的电子电机工程协会,是电子电机领域的领导单位,1394就是规格的编号),它的想法跟USB有点像,但是稍作修改,应用在更高速的场合中.一个IEEE 1394的汇流排,最多可以接63个装置.它的最高速度可以达到100,200与400Mbps,甚至更高到达1Gbps以上,可以用来进行影像的传输, 硬盘的资料传输等等.
ISA
ISA工业标准架构汇流排.这个是电脑里面最早最稳定,却是目前看起来最慢的汇流排架构,用在适配卡的支持上.由于ISA稳定简单使得PC的使用率与普及率大增,厂商很容易就开发出兼容信的适配卡,来扩充PC的效能.在主机板上你可以看到一些黑色的插槽,这些就是ISA的汇流排.ISA最高的时脉速度是 8MHz,由于速度太慢现在新的主机板渐渐地舍弃此种插槽
L2 CACHE
L2 Cache:L2快取记忆体.在Pentium III的主机板上没有这样的记忆体设备,只有在与Pentium以及AMD(K7不算)的CPU搭配的主机板上才会用到.在书房中,你会习惯把常用的书放在书桌上,不常用的书放在书架上,这样你就可以不要每次都走到书架上来拿书,避免浪费时间.这种将常常用的资料放在手边的观念,就是快取记忆体的观念. CPU常用到的资料会保留在快取记忆体中,这样就不用浪费时间到记忆体或硬盘中取资料.所以快取记忆体使用的是SRAM,这种记忆体速度比较快,但是价格比较高(现在新的技术是把L2 cache on die,就是把L2 Cache整合到CPU中,例如celeron与Pentium II.III,这样在主机板上就看不到L2Cache)cpu里面有一小块的快取记忆体(L1快取记忆体),但是这样不够的(通常为32k),所以在 CPU外面又加上了一个L2第二层的快取记忆体,也就是主机板上的快取记忆体
前端总线是处理器与主板北桥芯片或内存控制集线器之间的数据通道，其频率高低直接影响CPU访问内存的速度。
电脑时钟是由主板晶振提供时钟，称为系统总线频率，cpu的实际运行频率是通过内部倍频技术提供，所以要比系统频率（又称外频）高2的整数倍。如：外频100，倍频为4，则cpu主频即为100*4=400。
前端总线（front side bus）是cpu和北桥芯片组通讯的通道（内存和cpu交换数据就是通过北桥芯片组），通常，前端总线频率要高于外频。但是与cpu主频不一样的是，前端总线不是通过倍频技术来提高前端总线频率（由于内存部件自身频率不能太高），而是通过变相增加前端总线宽度的办法实现相对升频。具体而言，P4的外频为100（133），但是采用了多通路的技术将内核到内存与北桥的总线宽度相对增大，也就是前端总线(FSB)宽度相对增大,换句话说，物理总线宽度不变，不过采用了多路并行传输技术，让总线宽度等价于增宽。系统总线是物理位宽,而FSB是实际位宽(注意,是位宽,而不是带宽),目前流行的处理器都采用了不同的技术增大自己处理器的位宽,以达到增强处理器性能的目的。现在明白了吗？
以下是CPU的相关技术参数
(1)主频
主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人以为认为CPU的主频指的是CPU运行的速度，实际上这个认识是很片面的。CPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力是没有直接关系的。当然，主频和实际的运算速度是有关的，但是目前还没有一个确定的公式能够实现两者之间的数值关系，而且CPU的运算速度还要看CPU的流水线的各方面的性能指标。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。
(2)外频
外频是CPU的基准频率，单位也是MHz。外频是CPU与主板之间同步运行的速度，而且目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。
(3)前端总线(FSB)频率
前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。由于数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率，即数据带宽＝(总线频率×数据带宽)/8。外频与前端总线(FSB)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8Byte/bit=800MB/s。
(4)倍频系数
倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应——CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。
外频是CPU乃至整个计算机系统的基准频率，单位是MHz（兆赫兹）。在早期的电脑中，内存与主板之间的同步运行的速度等于外频，在这种方式下，可以理解为CPU外频直接与内存相连通，实现两者间的同步运行状态。对于目前的计算机系统来说，两者完全可以不相同，但是外频的意义仍然存在，计算机系统中大多数的频率都是在外频的基础上，乘以一定的倍数来实现，这个倍数可以是大于1的，也可以是小于1的。
<br>
<br>说到处理器外频，就要提到与之密切相关的两个概念：倍频与主频，主频就是CPU的时钟频率；倍频即主频与外频之比的倍数。主频、外频、倍频，其关系式：主频＝外频×倍频。
<br>
<br>在486之前，CPU的主频还处于一个较低的阶段，CPU的主频一般都等于外频。而在486出现以后，由于CPU工作频率不断提高，而PC机的一些其他设备（如插卡、硬盘等）却受到工艺的限制，不能承受更高的频率，因此限制了CPU频率的进一步提高。因此出现了倍频技术，该技术能够使CPU内部工作频率变为外部频率的倍数，从而通过提升倍频而达到提升主频的目的。倍频技术就是使外部设备可以工作在一个较低外频上，而CPU主频是外频的倍数。
<br>
<br>在Pentium时代，CPU的外频一般是60/66MHz，从Pentium Ⅱ 350开始，CPU外频提高到100MHz，目前CPU外频已经达到了200MHz。由于正常情况下外频和内存总线频率相同，所以当CPU外频提高后，与内存之间的交换速度也相应得到了提高，对提高电脑整体运行速度影响较大。
<br>
<br>外频与前端总线（FSB）频率很容易被混为一谈。前端总线的速度指的是CPU和北桥芯片间总线的速度，更实质性的表示了CPU和外界数据传输的速度。而外频的概念是建立在数字脉冲信号震荡速度基础之上的，也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一万万次，它更多的影响了PCI及其他总线的频率。之所以前端总线与外频这两个概念容易混淆，主要的原因是在以前的很长一段时间里（主要是在Pentium 4出现之前和刚出现Pentium 4时），前端总线频率与外频是相同的，因此往往直接称前端总线为外频，最终造成这样的误会。随着计算机技术的发展，人们发现前端总线频率需要高于外频，因此采用了QDR（Quad Date Rate）技术，或者其他类似的技术实现这个目的。这些技术的原理类似于AGP的2X或者4X，它们使得前端总线的频率成为外频的2倍、4倍甚至更高，从此之后前端总线和外频的区别才开始被人们重视起来。
<br>
<br>一个CPU默认的外频只有一个，主板必须能支持这个外频。因此在选购主板和CPU时必须注意这点，如果两者不匹配，系统就无法工作。此外，现在CPU的倍频很多已经被锁定，所以超频时经常需要超外频。外频改变后系统很多其他频率也会改变，除了CPU主频外，前端总线频率、PCI等各种接口频率，包括硬盘接口的频率都会改变，都可能造成系统无法正常运行。当然有些主板可以提供锁定各种接口频率的功能，对成功超频有很大帮助。超频有风险，甚至会损坏计算机硬件。
<br>
<br>
<br>CPU工作原理
<br>
<br>众所周知，CPU是电脑的“心脏”，是整个微机系统的核心，因此，它也往往成了各种档次微机的代名词，如昔日的286、386、486，奔腾、PⅡ、K6到今天的PⅢ、P4、K7、K8等。回顾CPU的发展历史， CPU在制造技术上已经获得了极大的提高，主要表现在集成的电子元件越来越多，从开始集成几千个晶体管，到现在的几百万、几千万个晶体管，这么多晶体管，它们是如何处理数据的呢？
<br>
<br>CPU的原始工作模式
<br>在了解CPU工作原理之前，我们先简单谈谈CPU是如何生产出来的。CPU是在特别纯净的硅材料上制造的。一个CPU芯片包含上百万个精巧的晶体管。人们在一块指甲盖大小的硅片上，用化学的方法蚀刻或光刻出晶体管。因此，从这个意义上说， CPU正是由晶体管组合而成的。简单而言，晶体管就是微型电子开关，它们是构建CPU的基石，你可以把一个晶体管当作一个电灯开关，它们有个操作位，分别代表两种状态:ON(开)和OFF(关)。这一开一关就相当于晶体管的连通与断开，而这两种状态正好与二进制中的基础状态“0”和“1”对应！这样，计算机就具备了处理信息的能力。
<br>但你不要以为，只有简单的“0”和“1”两种状态的晶体管的原理很简单，其实它们的发展是经过科学家们多年的辛苦研究得来的。在晶体管之前，计算机依靠速度缓慢、低效率的真空电子管和机械开关来处理信息。后来，科研人员把两个晶体管放置到一个硅晶体中，这样便创作出第一个集成电路，再后来才有了微处理器。
<br>看到这里，你一定想知道，晶体管是如何利用“0”和“1”这两种电子信号来执行指令和处理数据的呢？其实，所有电子设备都有自己的电路和开关，电子在电路中流动或断开，完全由开关来控制，如果你将开关设置为OFF，电子将停止流动，如果你再将其设置为ON，电子又会继续流动。晶体管的这种ON与OFF的切换只由电子信号控制，我们可以将晶体管称之为二进制设备。这样，晶体管的ON状态用 “1”来表示，而OFF状态则用“0”来表示，就可以组成最简单的二进制数。众多晶体管产生的多个“1”与“0”的特殊次序和模式能代表不同的情况，将其定义为字母、数字、颜色和图形。举个例子，十进位中的1在二进位模式时也是“1”，2在二进位模式时是“10”，3是“11”，4是“100”，5是 “101”，6是“110”等等，依此类推，这就组成了计算机工作采用的二进制语言和数据。成组的晶体管联合起来可以存储数值，也可以进行逻辑运算和数字运算。加上石英时钟的控制，晶体管组就像一部复杂的机器那样同步地执行它们的功能。
<br>
<br>CPU的内部结构
<br>现在我们已经大概知道CPU是负责些什么事情，但是具体由哪些部件负责处理数据和执行程序呢？
<br>1.算术逻辑单元ALU(Arithmetic Logic Unit)
<br>ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。
<br>2.寄存器组 RS(Register Set或Registers)
<br>RS实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存器，可以减少CPU访问内存的次数，从而提高了CPU的工作速度。但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，分别寄存相应的数据。而通用寄存器用途广泛并可由程序员规定其用途。通用寄存器的数目因微处理器而异。
<br>3.控制单元(Control Unit)
<br>正如工厂的物流分配部门，控制单元是整个CPU的指挥控制中心，由指令寄存器 IR(Instruction Register)、指令译码器ID(Instruction Decoder)和操作控制器0C(Operation Controller)三个部件组成，对协调整个电脑有序工作极为重要。它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。操作控制器OC中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。
<br>4.总线(Bus)
<br>就像工厂中各部位之间的联系渠道，总线实际上是一组导线，是各种公共信号线的集合，用于作为电脑中所有各组成部分传输信息共同使用的“公路”。直接和CPU相连的总线可称为局部总线。其中包括: 数据总线DB(Data Bus)、地址总线AB(Address Bus) 、控制总线CB(Control Bus)。其中，数据总线用来传输数据信息；地址总线用于传送CPU发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。
<br>
<br>CPU的工作流程
<br>由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。首先，CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。在这个过程中，我们注意到从控制单元开始，CPU就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。
<br>
<br>数据与指令在CPU中的运行
<br>刚才已经为大家介绍了CPU的部件及基本原理情况，现在，我们来看看数据是怎样在CPU中运行的。我们知道，数据从输入设备流经内存，等待CPU的处理，这些将要处理的信息是按字节存储的，也就是以8位二进制数或8比特为1个单元存储，这些信息可以是数据或指令。数据可以是二进制表示的字符、数字或颜色等等。而指令告诉CPU对数据执行哪些操作，比如完成加法、减法或移位运算。
<br>我们假设在内存中的数据是最简单的原始数据。首先，指令指针(Instruction Pointer)会通知CPU，将要执行的指令放置在内存中的存储位置。因为内存中的每个存储单元都有编号(称为地址)，可以根据这些地址把数据取出，通过地址总线送到控制单元中，指令译码器从指令寄存器IR中拿来指令，翻译成CPU可以执行的形式，然后决定完成该指令需要哪些必要的操作，它将告诉算术逻辑单元(ALU)什么时候计算，告诉指令读取器什么时候获取数值，告诉指令译码器什么时候翻译指令等等。
<br>假如数据被送往算术逻辑单元，数据将会执行指令中规定的算术运算和其他各种运算。当数据处理完毕后，将回到寄存器中，通过不同的指令将数据继续运行或者通过DB总线送到数据缓存器中。
<br>基本上，CPU就是这样去执行读出数据、处理数据和往内存写数据3项基本工作。但在通常情况下，一条指令可以包含按明确顺序执行的许多操作，CPU的工作就是执行这些指令，完成一条指令后，CPU的控制单元又将告诉指令读取器从内存中读取下一条指令来执行。这个过程不断快速地重复，快速地执行一条又一条指令，产生你在显示器上所看到的结果。我们很容易想到，在处理这么多指令和数据的同时，由于数据转移时差和CPU处理时差，肯定会出现混乱处理的情况。为了保证每个操作准时发生，CPU需要一个时钟，时钟控制着CPU所执行的每一个动作。时钟就像一个节拍器，它不停地发出脉冲，决定CPU的步调和处理时间，这就是我们所熟悉的CPU的标称速度，也称为主频。主频数值越高，表明CPU的工作速度越快。
<br>
<br>
<br>
<br>在CPU与主板的搭配方面,不同的主板支持的CPU是不一样的.要看你的个人选择..
<br>
<br>复制的 呵呵
又问缓存。。再贴
缓存对CPU来讲是十分重要的。
那么这个缓存究竟是什么概念呢？
缓存就是靠近CPU，或者是CPU里面的一小块的存储器，它的速度很快，但是容量却很小。
为什么会有缓存的出现呢？
最早的386时代，CPU没有倍频的概念，CPU跑的频率和内存跑的频率都是一样的（33.33），在这样的环境下面，处理器去找数据就直接去内存里找了。
后来发展到486开始，CPU出现倍频了。这样以来CPU的频率跟内存的频率就不一样了，内存的频率会远远的落后与CPU的频率，越来越慢。
这样就使得一个很严重的问题出现了：
CPU它很快很快的计算，计算的时候它就要找数据，
CPU在找数据的时候总是快速的CPU被慢速的内存所拖累。使得它的性能不能发挥。
这个时候设计CPU的人就想出了一个很妙的办法——既然CPU找内存数据不是很慢么，那么干脆弄一块很小的，可以集成在CPU里面。这块存储器把最常用的数据直接放到里面，然后用一些比较聪明的算法提前预测，有什么数据需要，就提前通过内存把数据拿进来。用的时候就直接用了。 只有当缓存查找失败的时候，才会去找内存。
这样CPU内部就集成了一级缓存。
后来又在主板上集成了二级缓存。早在SLOT时代，CPU的二级缓存在CPU的两侧，二级缓存的工作速度是CPU主频的半速。
随着技术的发展，二级缓存也被集成在CPU里面了。所以说今天的二级缓存已经不存在什么“半速”的概念了，都是以CPU的频率全速运行的。
那么今天我们常见到的CPU就是有一级缓存和二级缓存，
CPU在进行查找数据的时候，内存被利用到的几率就大大的降低了。
这样CPU计算的效果和速度就被提高了很多。
那么一级缓存和二级缓存有什么区别呢：
一级缓存比较小，它跟CPU的关系更近，所以被查找的几率更高。
二级缓存比较大，相对于一级缓存远一些，被查找的几率就小一些。
当然这里面还有每路结合性的区别，就不多说了。
说这这么多，现在知道什么是缓存了吧？
你的那个CPU风扇应该是因原配的那种吧,这种现象是正常的啦,原装的风扇轴承部份确实会有这种躁音大的问题出现,开机的时候和运行大的程序的时候就很明显了,你上面的CPU状态监测工具上显示当前的CPU风扇转速为
1950/s
那么在这个时候是不会有很大的躁音的,因为当前的风扇转速还不怎么高,如果当转速达到2500/s
以上之后你就可以听到了,总个风扇就嗡嗡嗡的响,夜深人静的时候就不用说了,吵得睡觉都睡不好!!如果你想要它静下来,那就只能自己去买一个好一点的散热风扇来装了!!推荐你用"超频3
"系列的风扇!!静音效果蛮不错的!!
高手来看看AMD CPU的编号问题~
1.主频
主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家，有人曾经拿过一快1G的全美达来做比较，它的运行效率相当于2G的Intel处理器。
所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号震荡的速度。在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟4 GHz Xeon/Opteron一样快。CPU的运算速度还要看CPU的流水线的各方面的性能指标。
当然，主频和实际的运算速度是有关的，只能说主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。
2.外频
外频是CPU的基准频率，单位也是MHz。CPU的外频决定着整块主板的运行速度。说白了，在台式机中，我们所说的超频，都是超CPU的外频（当然一般情况下，CPU的倍频都是被锁住的）相信这点是很好理解的。但对于服务器CPU来讲，超频是绝对不允许的。前面说到CPU决定着主板的运行速度，两者是同步运行的，如果把服务器CPU超频了，改变了外频，会产生异步运行，（台式机很多主板都支持异步运行）这样会造成整个服务器系统的不稳定。
目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FS B)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别
3.前端总线(FS B)频率
前端总线(FS B)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。有一条公式可以计算，即数据带宽＝(总线频率×数据带宽)/8，数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。比方，现在的支持 6 4 位的至强Nocona，前端总线是800MHz，按照公式，它的数据传输最大带宽是6 . 4GB/秒。
外频与前端总线(FS B)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8Byte/bit=800M B/s。
其实现在“HyperTransport”构架的出现，让这种实际意义上的前端总线(FS B)频率发生了变化。之前我们知道IA-32架构必须有三大重要的构件：内存控制器Hub (MCH) ,I/O控制器Hub和PCI Hub，像Intel很典型的芯片组 Intel 7501、Intel7505芯片组，为双至强处理器量身定做的，它们所包含的MCH为CPU提供了频率为533MHz的前端总线，配合DDR内存，前端总线带宽可达到4.3GB/秒。但随着处理器性能不断提高同时给系统架构带来了很多问题。而“HyperTransport”构架不但解决了问题，而且更有效地提高了总线带宽，比方AMD Opteron处理器，灵活的HyperTransport I/O总线体系结构让它整合了内存控制器，使处理器不通过系统总线传给芯片组而直接和内存交换数据。这样的话，前端总线(FS B)频率在AMD Opteron处理器就不知道从何谈起了。
4、CPU的位和字长
位：在数字电路和电脑技术中采用二进制，代码只有“0”和“1”，其中无论是 “0”或是“1”在CPU中都是 一“位”。
字长：电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。所以能处理字长为8位数据的CPU通常就叫8位的CPU。同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。字节和字长的区别：由于常用的英文字符用8位二进制就可以表示，所以通常就将8位称为一个字节。字长的长度是不固定的，对于不同的CPU、字长的长度也不一样。8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为6 4位的CPU一次可以处理8个字节。 .倍频系数
倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应—CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。一般除了工程样版的Intel的CPU都是锁了倍频的，而AMD之前都没有锁。
6.缓存
缓存大小也是CPU的重要指标之一，而且缓存的结构和大小对CPU速度的影响非常大，CPU内缓存的运行频率极高，一般是和处理器同频运作，工作效率远远大于系统内存和硬盘。实际工作时，CPU往往需要重复读取同样的数据块，而缓存容量的增大，可以大幅度提升CPU内部读取数据的命中率，而不用再到内存或者硬盘上寻找，以此提高系统性能。但是由于CPU芯片面积和成本的因素来考虑，缓存都很小。
L1 Cache(一级缓存)是CPU第一层高速缓存，分为数据缓存和指令缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般服务器CPU的L1缓存的容量通常在32—256KB。
L2 Cache(二级缓存)是CPU的第二层高速缓存，分内部和外部两种芯片。内部的芯片二级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。L2高速缓存容量也会影响CPU的性能，原则是越大越好，现在家庭用CPU容量最大的是512KB，而服务器和工作站上用CPU的L2高速缓存更高达256-1MB，有的高达2MB或者3MB。
L3 Cache(三级缓存)，分为两种，早期的是外置，现在的都是内置的。而它的实际作用即是，L3缓存的应用可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L3缓存在性能方面仍然有显著的提升。比方具有较大L3缓存的配置利用物理内存会更有效，故它比较慢的磁盘I/O子系统可以处理更多的数据请求。具有较大L3缓存的处理器提供更有效的文件系统缓存行为及较短消息和处理器队列长度。
其实最早的L3缓存被应用在AMD发布的K6-III处理器上，当时的L3缓存受限于制造工艺，并没有被集成进芯片内部，而是集成在主板上。在只能够和系统总线频率同步的L3缓存同主内存其实差不了多少。后来使用L3缓存的是英特尔为服务器市场所推出的Itanium处理器。接着就是P4EE和至强MP。Intel还打算推出一款9MB L3缓存的Itanium2处理器，和以后24MB L3缓存的双核心Itanium2处理器。
但基本上L3缓存对处理器的性能提高显得不是很重要，比方配备1MB L3缓存的Xeon MP处理器却仍然不是Opteron的对手，由此可见前端总线的增加，要比缓存增加带来更有效的性能提升。
7.CPU扩展指令集
CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看，如Intel的MMX（Multi Media Extended）、SSE、 SSE2（Streaming-Single instruction multiple data-Extensions 2）、SEE3和AMD的3DNow!等都是CPU的扩展指令集，分别增强了CPU的多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。SSE3指令集也是目前规模最小的指令集，此前MMX包含有57条命令，SSE包含有50条命令，SSE2包含有144条命令，SSE3包含有13条命令。目前SSE3也是最先进的指令集，英特尔Prescott处理器已经支持SSE3指令集，AMD会在未来双核心处理器当中加入对SSE3指令集的支持，全美达的处理器也将支持这一指令集。
8.CPU内核和I/O工作电压
从586CPU开始，CPU的工作电压分为内核电压和I/O电压两种，通常CPU的核心电压小于等于I/O电压。其中内核电压的大小是根据CPU的生产工艺而定，一般制作工艺越小，内核工作电压越低；I/O电压一般都在1.6~5V。低电压能解决耗电过大和发热过高的问题。
9.制造工艺
制造工艺的微米是指IC内电路与电路之间的距离。制造工艺的趋势是向密集度愈高的方向发展。密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度更高、功能更复杂的电路设计。现在主要的180nm、130nm、90nm。最近官方已经表示有65nm的制造工艺了。
10.指令集
（1）CISC指令集
CISC指令集，也称为复杂指令集，英文名是CISC，（Complex Instruction Set Computer的缩写）。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。其实它是英特尔生产的x86系列（也就是IA-32架构）CPU及其兼容CPU，如AMD、VIA的。即使是现在新起的X86-64（也被成AMD64）都是属于CISC的范畴。
要知道什么是指令集还要从当今的X86架构的CPU说起。X86指令集是Intel为其第一块16位CPU(i8086)专门开发的，IBM1981年推出的世界第一台PC机中的CPU—i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加了X87芯片，以后就将X86指令集和X87指令集统称为X86指令集。
虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到过去的PII至强、PIII至强、Pentium 3，最后到今天的Pentium 4系列、至强（不包括至强Nocona），但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。由于Intel X86系列及其兼容CPU（如AMD Athlon MP、）都使用X86指令集，所以就形成了今天庞大的X86系列及兼容CPU阵容。x86CPU目前主要有intel的服务器CPU和AMD的服务器CPU两类。
（2）RISC指令集
RISC是英文“Reduced Instruction Set Computing ” 的缩写，中文意思是“精简指令集”。它是在CISC指令系统基础上发展起来的，有人对CISC机进行测试表明，各种指令的使用频度相当悬殊，最常使用的是一些比较简单的指令，它们仅占指令总数的20％，但在程序中出现的频度却占80％。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。并且复杂指令需要复杂的操作，必然会降低计算机的速度。基于上述原因，20世纪80年代RISC型CPU诞生了，相对于CISC型CPU ,RISC型CPU不仅精简了指令系统，还采用了一种叫做“超标量和超流水线结构”，大大增加了并行处理能力。RISC指令集是高性能CPU的发展方向。它与传统的CISC(复杂指令集)相对。相比而言，RISC的指令格式统一，种类比较少，寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍采用这一指令系统的CPU，特别是高档服务器全都采用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。
目前，在中高档服务器中采用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。
（3）IA-64
EPIC（Explicitly Parallel Instruction Computers，精确并行指令计算机）是否是RISC和CISC体系的继承者的争论已经有很多，单以EPIC体系来说，它更像Intel的处理器迈向RISC体系的重要步骤。从理论上说，EPIC体系设计的CPU，在相同的主机配置下，处理Windows的应用软件比基于Unix下的应用软件要好得多。
Intel采用EPIC技术的服务器CPU是安腾Itanium（开发代号即Merced）。它是64位处理器，也是IA－64系列中的第一款。微软也已开发了代号为Win64的操作系统，在软件上加以支持。在Intel采用了X86指令集之后，它又转而寻求更先进的64-bit微处理器，Intel这样做的原因是，它们想摆脱容量巨大的x86架构,从而引入精力充沛而又功能强大的指令集，于是采用EPIC指令集的IA-64架构便诞生了。IA-64 在很多方面来说，都比x86有了长足的进步。突破了传统IA32架构的许多限制，在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高。
IA-64微处理器最大的缺陷是它们缺乏与x86的兼容，而Intel为了IA-64处理器能够更好地运行两个朝代的软件，它在IA-64处理器上（Itanium、Itanium2 ……)引入了x86-to-IA-64的解码器，这样就能够把x86指令翻译为IA-64指令。这个解码器并不是最有效率的解码器，也不是运行x86代码的最好途径（最好的途径是直接在x86处理器上运行x86代码），因此Itanium 和Itanium2在运行x86应用程序时候的性能非常糟糕。这也成为X86-64产生的根本原因。
（4）X86-64 （AMD64 / EM64T）
AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有“直接执行”和“转换执行”的区别，其指令字段是8位或32位，可以避免字段过长。
x86-64（也叫AMD64）的产生也并非空穴来风，x86处理器的32bit寻址空间限制在4GB内存，而IA-64的处理器又不能兼容x86。AMD充分考虑顾客的需求，加强x86指令集的功能，使这套指令集可同时支持64位的运算模式，因此AMD把它们的结构称之为x86-64。在技术上AMD在x86-64架构中为了进行64位运算，AMD为其引入了新增了R8-R15通用寄存器作为原有X86处理器寄存器的扩充，但在而在32位环境下并不完全使用到这些寄存器。原来的寄存器诸如EAX、EBX也由32位扩张至64位。在SSE单元中新加入了8个新寄存器以提供对SSE2的支持。寄存器数量的增加将带来性能的提升。与此同时，为了同时支持32和64位代码及寄存器，x86-64架构允许处理器工作在以下两种模式：Long Mode(长模式)和Legacy Mode(遗传模式)，Long模式又分为两种子模式(64bit模式和Compatibility mode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器。
而今年也推出了支持64位的EM64T技术，再还没被正式命为EM64T之前是IA32E，这是英特尔64位扩展技术的名字,用来区别X86指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技术类似，采用64位的线性平面寻址，加入8个新的通用寄存器（GPRs），还增加8个寄存器支持SSE指令。与AMD相类似，Intel的64位技术将兼容IA32和IA32E，只有在运行64位操作系统下的时候，才将会采用IA32E。IA32E将由2个sub-mode组成：64位sub-mode和32位sub-mode，同AMD64一样是向下兼容的。Intel的EM64T将完全兼容AMD的X86-64技术。现在Nocona处理器已经加入了一些64位技术，Intel的Pentium 4E处理器也支持64位技术。
应该说，这两者都是兼容x86指令集的64位微处理器架构，但EM64T与AMD64还是有一些不一样的地方，AMD64处理器中的NX位在Intel的处理器中将没有提供。
11.超流水线与超标量
在解释超流水线与超标量前，先了解流水线(pipeline)。流水线是Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。
超标量是通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间。而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。例如Pentium 4的流水线就长达20级。将流水线设计的步(级)越长，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。但是流水线过长也带来了一定副作用，很可能会出现主频较高的CPU实际运算速度较低的现象，Intel的奔腾4就出现了这种情况，虽然它的主频可以高达1.4G以上，但其运算性能却远远比不上AMD 1.2G的速龙甚至奔腾III。
12.封装形式
CPU封装是采用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施，一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装，而采用Slot x槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。现在还有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封装技术。由于市场竞争日益激烈，目前CPU封装技术的发展方向以节约成本为主。
13、多线程
同时多线程Simultaneous multithreading，简称SMT。SMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器的执行资源，可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率，缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时，SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计，几乎不用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据，减少运算核心的闲置时间。这对于桌面低端系统来说无疑十分具有吸引力。Intel从3.06GHz Pentium 4开始，所有处理器都将支持SMT技术。
14、多核心
多核心，也指单芯片多处理器（Chip multiprocessors，简称CMP）。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较， SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。
2005年下半年，Intel和AMD的新型处理器也将融入CMP结构。新安腾处理器开发代码为Montecito，采用双核心设计，拥有最少18MB片内缓存，采取90nm工艺制造，它的设计绝对称得上是对当今芯片业的挑战。它的每个单独的核心都拥有独立的L1，L2和L3 cache，包含大约10亿支晶体管。
15、SMP
SMP（Symmetric Multi-Processing），对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在这种技术的支持下，一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机资源。像双至强，也就是我们所说的二路，这是在对称处理器系统中最常见的一种（至强MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少数是16路的。但是一般来讲，SMP结构的机器可扩展性较差，很难做到100个以上多处理器，常规的一般是8个到16个，不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统。
构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台，再就是支持SMP的应用软件。
为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统，如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务；多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。
要组建SMP系统，对所选的CPU有很高的要求，首先、CPU内部必须内置APIC（Advanced Programmable Interrupt Controllers）单元。Intel 多处理规范的核心就是高级可编程中断控制器（Advanced Programmable Interrupt Controllers--APICs）的使用；再次，相同的产品型号，同样类型的CPU核心，完全相同的运行频率；最后，尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可能导致死机。
16、NUMA技术
NUMA即非一致访问分布共享存储技术，它是由若干通过高速专用网络连接起来的独立节点构成的系统，各个节点可以是单个的CPU或是SMP系统。在NUMA中，Cache 的一致性有多种解决方案，需要操作系统和特殊软件的支持。图2中是Sequent公司NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来，组成一个节点，每个节点可以有12个CPU。像Sequent的系统最多可以达到64个CPU甚至256个CPU。显然，这是在SMP的基础上，再用NUMA的技术加以扩展，是这两种技术的结合。
17、乱序执行技术
乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝技术：（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。
18、CPU内部的内存控制器
许多应用程序拥有更为复杂的读取模式（几乎是随机地，特别是当cache hit不可预测的时候），并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件，即使拥有如乱序执行（out of order execution）这样的CPU特性，也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令（无论这些数据来自CPU cache还是主内存系统）。当前低段系统的内存延迟大约是120－150ns，而CPU速度则达到了3GHz以上，一次单独的内存请求可能会浪费200－300次CPU循环。即使在缓存命中率（cache hit rate）达到99％的情况下，CPU也可能会花50％的时间来等待内存请求的结束－ 比如因为内存延迟的缘故。
你可以看到Opteron整合的内存控制器，它的延迟，与芯片组支持双通道DDR内存控制器的延迟相比来说，是要低很多的。英特尔也按照计划的那样在处理器内部整合内存控制器，这样导致北桥芯片将变得不那么重要。但改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性能
也是网上找的。
CPU是Central Processing Unit的缩写，是中央处理器的意思。CPU的工作原理其实很简单,它的内部元件主要包括：控制单元，逻辑单元，存储单元三大部分。指令由控制单元分配到逻辑运算单元，经过加工处理后，再送到存储单元里等待应用程序的使用。
CPU的原始工作模式
在了解CPU工作原理之前，我们先简单谈谈CPU是如何生产出来的。CPU是在特别纯净的硅材料上制造的。一个CPU芯片包含上百万个精巧的晶体管。人们在一块指甲盖大小的硅片上，用化学的方法蚀刻或光刻出晶体管。因此，从这个意义上说， CPU正是由晶体管组合而成的。简单而言，晶体管就是微型电子开关，它们是构建CPU的基石，你可以把一个晶体管当作一个电灯开关，它们有个操作位，分别代表两种状态:ON(开)和OFF(关)。这一开一关就相当于晶体管的连通与断开，而这两种状态正好与二进制中的基础状态“0”和“1”对应！这样，计算机就具备了处理信息的能力。但你不要以为，只有简单的“0”和“1”两种状态的晶体管的原理很简单，其实它们的发展是经过科学家们多年的辛苦研究得来的。在晶体管之前，计算机依靠速度缓慢、低效率的真空电子管和机械开关来处理信息。后来，科研人员把两个晶体管放置到一个硅晶体中，这样便创作出第一个集成电路，再后来才有了微处理器。看到这里，你一定想知道，晶体管是如何利用“0”和“1”这两种电子信号来执行指令和处理数据的呢？其实，所有电子设备都有自己的电路和开关，电子在电路中流动或断开，完全由开关来控制，如果你将开关设置为OFF，电子将停止流动，如果你再将其设置为ON，电子又会继续流动。晶体管的这种ON与OFF的切换只由电子信号控制，我们可以将晶体管称之为二进制设备。这样，晶体管的ON状态用 “1”来表示，而OFF状态则用“0”来表示，就可以组成最简单的二进制数。众多晶体管产生的多个“1”与“0”的特殊次序和模式能代表不同的情况，将其定义为字母、数字、颜色和图形。举个例子，十进位中的1在二进位模式时也是“1”，2在二进位模式时是“10”，3是“11”，4是“100”，5是 “101”，6是“110”等等，依此类推，这就组成了计算机工作采用的二进制语言和数据。成组的晶体管联合起来可以存储数值，也可以进行逻辑运算和数字运算。加上石英时钟的控制，晶体管组就像一部复杂的机器那样同步地执行它们的功能。
CPU的内部结构
现在我们已经大概知道CPU是负责些什么事情，但是具体由哪些部件负责处理数据和执行程序呢？
1.算术逻辑单元ALU(Arithmetic Logic Unit)
ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。
2.寄存器组 RS(Register Set或Registers)
RS实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存器，可以减少CPU访问内存的次数，从而提高了CPU的工作速度。但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，分别寄存相应的数据。而通用寄存器用途广泛并可由程序员规定其用途。通用寄存器的数目因微处理器而异。
3.控制单元(Control Unit)
正如工厂的物流分配部门，控制单元是整个CPU的指挥控制中心，由指令寄存器 IR(Instruction Register)、指令译码器ID(Instruction Decoder)和操作控制器0C(Operation Controller)三个部件组成，对协调整个电脑有序工作极为重要。它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。操作控制器OC中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。
4.总线(Bus)
就像工厂中各部位之间的联系渠道，总线实际上是一组导线，是各种公共信号线的集合，用于作为电脑中所有各组成部分传输信息共同使用的“公路”。直接和CPU相连的总线可称为局部总线。其中包括: 数据总线DB(Data Bus)、地址总线AB(Address Bus) 、控制总线CB(Control Bus)。其中，数据总线用来传输数据信息；地址总线用于传送CPU发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。
CPU的工作流程
由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。首先，CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。在这个过程中，我们注意到从控制单元开始，CPU就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。
数据与指令在CPU中的运行
刚才已经为大家介绍了CPU的部件及基本原理情况，现在，我们来看看数据是怎样在CPU中运行的。我们知道，数据从输入设备流经内存，等待CPU的处理，这些将要处理的信息是按字节存储的，也就是以8位二进制数或8比特为1个单元存储，这些信息可以是数据或指令。数据可以是二进制表示的字符、数字或颜色等等。而指令告诉CPU对数据执行哪些操作，比如完成加法、减法或移位运算。我们假设在内存中的数据是最简单的原始数据。首先，指令指针(Instruction Pointer)会通知CPU，将要执行的指令放置在内存中的存储位置。因为内存中的每个存储单元都有编号(称为地址)，可以根据这些地址把数据取出，通过地址总线送到控制单元中，指令译码器从指令寄存器IR中拿来指令，翻译成CPU可以执行的形式，然后决定完成该指令需要哪些必要的操作，它将告诉算术逻辑单元(ALU)什么时候计算，告诉指令读取器什么时候获取数值，告诉指令译码器什么时候翻译指令等等。 假如数据被送往算术逻辑单元，数据将会执行指令中规定的算术运算和其他各种运算。当数据处理完毕后，将回到寄存器中，通过不同的指令将数据继续运行或者通过DB总线送到数据缓存器中。 基本上，CPU就是这样去执行读出数据、处理数据和往内存写数据3项基本工作。但在通常情况下，一条指令可以包含按明确顺序执行的许多操作，CPU的工作就是执行这些指令，完成一条指令后，CPU的控制单元又将告诉指令读取器从内存中读取下一条指令来执行。这个过程不断快速地重复，快速地执行一条又一条指令，产生你在显示器上所看到的结果。我们很容易想到，在处理这么多指令和数据的同时，由于数据转移时差和CPU处理时差，肯定会出现混乱处理的情况。为了保证每个操作准时发生，CPU需要一个时钟，时钟控制着CPU所执行的每一个动作。时钟就像一个节拍器，它不停地发出脉冲，决定CPU的步调和处理时间，这就是我们所熟悉的CPU的标称速度，也称为主频。主频数值越高，表明CPU的工作速度越快。
主频、外频以及倍频
主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的工作频率（主频）包括两部分：外频与倍频，两者的乘积就是主频。倍频的全称为倍频系数。CPU的主频与外频之间存在着一个比值关系，这个比值就是倍频系数，简称倍频。倍频可以从1.5一直到23以至更高，以0.5为一个间隔单位。外频与倍频相乘就是主频，所以其中任何一项提高都可以使CPU的主频上升。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能 。
处理器主频以每秒处理器周期可运行的百万次计算。通常，具有较高MHz或GHz的处理器能够提高电脑运行创新、娱乐、通信和生产力应用的性能。但主频只是影响系统整体性能的一个方面，主频高的机器整体性能并非就一定高。
我们知道，电脑有许多配件，配件不同，速度也就不同。在286、386和早期的486电脑里，CPU的速度不是太高，和内存保持一样的速度。后来随着CPU速度的飞速提升，内存由于电气结构关系，无法象CPU那样提升很高的速度（就算现在内存达到400、533，但跟CPU的几个G的速度相比，根本就不是一个级别的），于是造成了内存和CPU之间出现了速度差异，这时就提出一个CPU的主频、倍频和外频的概念，外频顾名思义就是CPU外部的频率，也就是内存的频率，CPU以这个频率来与内存联系。CPU的主频就是CPU内部的实际运算速度，主频肯定是比外频高的，高一定的倍数，这个数就是倍频。举个例子，你从电脑垃圾堆里拣到一个被抛弃的INTEL 486 CPU，上面印着486 DX/2 66。这个486的CPU的主频是66MHZ，DX/2代表是2倍频的，于是算出CPU的外频是33MZ，也就是内存的工作频率，这同时也是前端总线FSB的频率。因为CPU是通过前端总线来与内存发生联系的，所以内存的工作频率（或者说外频也行）就是前端总线的频率。刚才这个垃圾堆里的486 CPU，前端总线的频率就是33MZ。这样的前端总线结构一直延续到486之后的奔腾（俗话说的586）、奔腾2、奔腾3，例如一颗奔3 933MHZ的CPU，外频133，也就是说它的前端总线是133MHZ，内存工作频率也是133。
到了奔腾4年代，内存和CPU的工作模式发生了改变，前端总线的概念也变得有些复杂。奔腾4 CPU采用了Quad Pumped（4倍并发）技术，该技术可以使系统总线在一个时钟周期内传送4次数据，也就是传输效率是原来的4倍，相当于用了4条原来的前端总线来和内存发生联系。在外频仍然是133MHZ的时候，前端总线的速度增加4倍变成了133X4=533MHZ，当外频升到200MHZ，前端总线变成800MHZ，所以你会看到533前端总线的P4和800前端总线的P4，就是这样来的。他们的实际外频只有133和200，但由于人们保留了以前老的概念——前端总线就是外频，所以习惯了这样的叫法：533外频的P4和800外频的P4。其实还是叫533前端总线或533 FSB的P4比较合适。
那内存的情况怎么样呢？外频不完全等于前端总线了，那外频还等于内存的频率吗？内存发展到了DDR，跟原来相比，一个时钟周期内可以传送比原来多一倍的数据，DDR就是DOUBLE DATA RATE的缩写，意思就是双倍的数据传输速率。在133MHZ的外频下，DDR的传输速度是266，外频提高到200MHZ的时候，DDR的传输速度是400，DDR266的内存和DDR400的内存就是这个意思。
再看一下现在外频、内存频率、CPU的前端总线的的关系。在以前P3的时候，133的外频，内存的频率就是133，CPU的前端总线也是133，三者是一回事。现在P4的CPU，在133的外频下，前端总线达到了533MHZ，内存频率是266（DDR266）。问题出现了，前端总线是CPU与内存发生联系的桥梁，P4这时候的前端总线达到533之高，而内存只有266的速度，内存比CPU的前端总线慢了一半，理论上CPU有一半时间要等内存传数据过来才能处理数据，等于内存拖了CPU的后腿。这样的情况的确存在的，845和848的主板就是这样。于是提出一个双通道内存的概念，两条内存使用两条通道一起工作，一起提供数据，等于速度又增加一倍，两条DDR266就有266X2=533的速度，刚好是P4 CPU的前端总线速度，没有拖后腿的问题。外频提升到200的时候，CPU前端总线变为800，两条DDR400内存组成双通道，内存传输速度也是800了。所以要P4发挥好，一定要用双通道内存，865以上的主板都提供这个功能。但845和848主板就没有内存双通道功能了。
刚才说的是INTEL P4的FSB概念，它的对手AMD的CPU有所不同。
旧的462针脚的AMD CPU，采用ev6前端总线，相当于外频的两倍，也就是133外频时，AMD 462脚的CPU的FSB是266，使用DDR266内存和他搭配就刚刚好，如果用两条DDR266做成双通道，虽然内存有533的传输速度，但对于266的FSB，作用不大，所以双通道内存对CPU的帮助不明显。
新的AMD 754/939 64位CPU，内部就集成了内存管理器（以前内存管理器在主板心片里），所以AMD 64位CPU的前端总线FSB频率与CPU实际频率一致。
CPU缓存（Cache Memoney）位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存+内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。
缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。
正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90%左右），也就是说CPU下一次要读取的数据90%都在缓存中，只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。
最早先的CPU缓存是个整体的，而且容量很低，英特尔公司从Pentium时代开始把缓存进行了分类。当时集成在CPU内核中的缓存已不足以满足CPU的需求，而制造工艺上的限制又不能大幅度提高缓存的容量。因此出现了集成在与CPU同一块电路板上或主板上的缓存，此时就把 CPU内核集成的缓存称为一级缓存，而外部的称为二级缓存。一级缓存中还分数据缓存（I-Cache）和指令缓存（D-Cache）。二者分别用来存放数据和执行这些数据的指令，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。英特尔公司在推出Pentium 4处理器时，还新增了一种一级追踪缓存，容量为12KB.
随着CPU制造工艺的发展，二级缓存也能轻易的集成在CPU内核中，容量也在逐年提升。现在再用集成在CPU内部与否来定义一、二级缓存，已不确切。而且随着二级缓存被集成入CPU内核中，以往二级缓存与CPU大差距分频的情况也被改变，此时其以相同于主频的速度工作，可以为CPU提供更高的传输速度。
二级缓存是CPU性能表现的关键之一，在CPU核心不变化的情况下，增加二级缓存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二级缓存上有差异，由此可见二级缓存对于CPU的重要性。
CPU在缓存中找到有用的数据被称为命中，当缓存中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。从理论上讲，在一颗拥有二级缓存的CPU中，读取一级缓存的命中率为80%。也就是说CPU一级缓存中找到的有用数据占数据总量的80%，剩下的20%从二级缓存中读取。由于不能准确预测将要执行的数据，读取二级缓存的命中率也在80%左右（从二级缓存读到有用的数据占总数据的16%）。那么还有的数据就不得不从内存调用，但这已经是一个相当小的比例了。目前的较高端的CPU中，还会带有三级缓存，它是为读取二级缓存后未命中的数据设计的—种缓存，在拥有三级缓存的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率。
为了保证CPU访问时有较高的命中率，缓存中的内容应该按一定的算法替换。一种较常用的算法是“最近最少使用算法”（LRU算法），它是将最近一段时间内最少被访问过的行淘汰出局。因此需要为每行设置一个计数器，LRU算法是把命中行的计数器清零，其他各行计数器加1。当需要替换时淘汰行计数器计数值最大的数据行出局。这是一种高效、科学的算法，其计数器清零过程可以把一些频繁调用后再不需要的数据淘汰出缓存，提高缓存的利用率。
CPU产品中，一级缓存的容量基本在4KB到18KB之间，二级缓存的容量则分为128KB、256KB、512KB、1MB等。一级缓存容量各产品之间相差不大，而二级缓存容量则是提高CPU性能的关键。二级缓存容量的提升是由CPU制造工艺所决定的，容量增大必然导致CPU内部晶体管数的增加，要在有限的CPU面积上集成更大的缓存，对制造工艺的要求也就越高。
双核心CPU的二级缓存比较特殊，和以前的单核心CPU相比，最重要的就是两个内核的缓存所保存的数据要保持一致，否则就会出现错误，为了解决这个问题不同的CPU使用了不同的办法：
Intel双核心处理器的二级缓存
目前Intel的双核心CPU主要有Pentium D、Pentium EE、Core Duo三种，其中Pentium D、Pentium EE的二级缓存方式完全相同。Pentium D和Pentium EE的二级缓存都是CPU内部两个内核具有互相独立的二级缓存，其中，8xx系列的Smithfield核心CPU为每核心1MB，而9xx系列的Presler核心CPU为每核心2MB。这种CPU内部的两个内核之间的缓存数据同步是依靠位于主板北桥芯片上的仲裁单元通过前端总线在两个核心之间传输来实现的，所以其数据延迟问题比较严重，性能并不尽如人意。
Core Duo使用的核心为Yonah，它的二级缓存则是两个核心共享2MB的二级缓存，共享式的二级缓存配合Intel的“Smart cache”共享缓存技术，实现了真正意义上的缓存数据同步，大幅度降低了数据延迟，减少了对前端总线的占用，性能表现不错，是目前双核心处理器上最先进的二级缓存架构。今后Intel的双核心处理器的二级缓存都会采用这种两个内核共享二级缓存的“Smart cache”共享缓存技术。
AMD双核心处理器的二级缓存
Athlon 64 X2 CPU的核心主要有Manchester和Toledo两种，他们的二级缓存都是CPU内部两个内核具有互相独立的二级缓存，其中，Manchester核心为每核心512KB，而Toledo核心为每核心1MB。处理器内部的两个内核之间的缓存数据同步是依靠CPU内置的System Request Interface(系统请求接口，SRI)控制，传输在CPU内部即可实现。这样一来，不但CPU资源占用很小，而且不必占用内存总线资源，数据延迟也比Intel的Smithfield核心和Presler核心大为减少，协作效率明显胜过这两种核心。不过，由于这种方式仍然是两个内核的缓存相互独立，从架构上来看也明显不如以Yonah核心为代表的Intel的共享缓存技术Smart Cache。
CPU是一颗很复杂的IC，他的主要工作就是执行程序来处理资料。讲CPU的时候一定会提到它的工作频率,比如说Pentium III 600.表示这是一个Pentium III的CPU,工作在600MHz的频率上.CPU要能正确的进行运算,必须要给它一个"时脉"讯号,它的原理就好象一群小朋友排队走,排第一个的要喊:1-2,1--2的口令,这样大家的步伐才会一致.这种一个口令一个动作的指令,就是时脉讯号的责任,这样处理的资料才不会乱掉.600MHz是很快的速度,人的心脏每分钟跳72次,也就是一秒1.2次,但是CPU的时脉一秒钟跳600百万次!!同一品牌同一系列的CPU,时脉的速度越快,代表CPU 的效能越高,我们常听到CPU每秒可以执行多少次的运算,来作为CPU好坏的依据,这个运算跟时脉没有绝对的关系,还要看各家厂商(大多数指的是 INTEL,AMD)如何设计他们CPU的架构来决定.CPU可以从记忆体抓取程序码,处理以后,按照程序码的内容决定要抓下一笔资料,还是进行其它的动作,所以电脑里面很多大大小小的事情,都会由cpu来管理
用途
CPU的中文叫中央处理单元(central processing unit),当使用者执行一个程序的时候,电脑会从硬盘把程序读到记忆体里面,然后CPU会到记忆体里面抓资料,开始执行,接者把显示出来的结果送到显示卡里面,显示卡会将讯号送到萤幕上.所以CPU在里面扮演者计算执行程序以及处理周边设备相互沟通运作的角色
Register, CPU
暂存器, 处理器 (CPU) 中的特别记忆体 (MEMORY), 用来存放运算及指令 (INSTRUCTION) 的资料.一个处理器内通常有好几个暂存器, 有些有特定的功用, 有些则为通用暂存器, 可以用来放资料或记忆体地址, 暂存器的资料宽度就是处理器的位数, 例如 32 位处理器的暂存器宽度是 32 个位.
REMARK
不肖厂商会以较低的价格买进时脉效能较低的CPU,比如说买进233MHz的CPU,然后使用雷射把CPU外壳上面的资料型号去除,重新打上266MHz 的序号,然后鱼目混珠卖到市场去,266当然比233的价格要高,这样就可以赚取暴利了,因为"Re"过之后,当然只能用"散装",所以指定盒装可以确保不会买到Re的,但是最近市面上有一种保证可超的cpu(celeron300p),可以保超至450,504,558.就笔者观察大概是因为INTEL 的制程太严格了有一点点错误就降级卖,再加上celeron300p锁倍频4.5....把外频调至100.得到CPU的时脉为450MHz.而现在 celeron已经出到550了,所以超到这是有可能的但记得要换好一点的风扇,有些CPU超不上去就是卡在CPU过热,贤的话不彷尝试看看水冷
BUS
IDE的硬盘传资料时,都要靠CPU来帮忙,但是随着CPU越来越快,这种协助资料传输的工作对系统而言是浪费.所以在新的芯片组中加上Bus- Master的技术,以后读取IDE硬盘上的资料时,资料会由芯片组控制转送到主记忆体中,CPU只要直接读记忆体就行了
CACHE RAM(BUFFER)
资料传输中,硬盘与传输信道间的一块记忆体区域,因为传输信道(如IDE接口)传输速度远超过硬盘读取写入资料速度,因此需要一个地方先储存硬盘处理好的资料,让传输信道先服务其它周边,等到硬盘所处理的资料到达一定程度时再一次抓取,这样会比较不浪费时间
FAT
指的就是windos作业系统或者DOS作业系统,在硬盘上放置资料的基本单位计算方式.FAT16最大可控制硬盘空间的基本单位约2.1GB,所以超过这个容量的硬盘,如果你想使用FAT16来分割的话,就要把硬盘分成好几个Partition.FAT32最大的容量是2000GB,所以你可以用一个 Partition就包含整个硬盘的资料.两者之间的差异是FAT16存放档案比较浪费空间,但是相对的作业速度可以比较快.FAT32存放档案比较节省空间,但是相对的作业效率可能不如FAT16.但是在windows98中,使用FAT32效能应该不错,FAT16与FAT32是当一个硬盘进行磁盘分割时就决定的.同时,Windows95只有在B版(OSR2)以后才支持FAT32.你可以使用Partition Magic这套软体,在FAT32与FAT16相互转换.Windows 98也提供了转换程序,但是只能将FAT16转换成FAT32
FDISK
一个硬盘在还没格式化之前,必须先进行"分割硬盘"的工作,适当地把硬盘分成"c:","d:","e:"..........等数个硬盘,方便使用.用来分割硬盘的工具,最简单的就是DOS的Fdisk程序.当你要重新整理硬盘时,也可以使用Fdisk把分割的资料取消,这样也就代表资料通通不要,必须重新Format硬盘
FORMAT
硬盘拆封安装到电脑上以后,必须进行Format(格式化)才能存放资料.如果一个硬盘已经有资料,格式化将会把所有资料都消除
HCS
H : HEAD : 磁头又称读写头,当硬盘读取或写入资料时,移动磁头到指定的资料,完成读写动作
C : CYLINDER : 磁柱,当硬盘中包含两片以上磁盘,相同磁轨所形成的就叫作磁柱
S : Sector : 磁区,每一磁轨又可分若干磁区,1磁区=512Bytes
IDE
有人也说是ATA硬盘,指的是硬盘接口规格,目前市面上卖的大多是Ultra DMA/66它的接口简单,同时价格便宜,它的缺点是存取资料时都要靠CPU来协助,缺乏多任务的能力
LATENCY TIME
延迟时间:磁头移动到指定位置后,持续旋转中的磁盘将需要的磁区转到磁头下方的时间
MASTER & SLAVE
如果你的电脑只有一台硬盘,那么这一台硬盘就要设定为"Master",这是出厂时就设定好的.如果你的电脑有两个硬盘,那么有一颗硬盘就要设定为 Master主要硬盘,另外一颗要设为Slave仆从硬盘,以便电脑抓取资料,就目前电脑主机板的规格来说,有两个IDE硬盘连接阜,分成主要 (Primary)与次要(Secondary),每一个连接阜有一条排线,上面可以接一个主硬盘与一个仆硬盘,所以最多可接四个硬盘,即两个主硬盘与两个仆硬盘,主要IDE连接阜上的主硬盘,是电脑用来开机的硬盘.硬盘的主仆设定,必须直接调整硬盘尾端的jumper,调整的方式在硬盘的外壳上会有标示
RAID (冗余廉价磁盘机阵列)
储存系统的失误容忍(fault tolerance)程度决定了其中的资料所受的保障程度，为保护资料，在1970年代的美国已发展出磁盘机映像(disk mirror)技术，此法大抵是将同一份资料储存在两颗相同容量的硬盘内的技术，这技巧使得资料具有50%的失误容忍能力，一旦其中一颗硬盘发生状况，另一颗硬盘仍可提供正常的资料存取，使得因为硬盘故障导致的资料漏失机率降得更低。之后，由于实际的需求导致许多更系统化、结构化的论述陆续问世，其中最有名的要算是冗余廉价磁盘机阵列(RAID)，此论文由美国加州Berkeley大学的三位教授所提出，由于硬盘的成本随着它的效率与容量呈非线性快速攀升，RAID的主旨即是在利用低成本、低容量、低效率的磁盘机阵列模拟高成本、高容量、高效率的昂贵的单一颗硬盘(SLED)，除了磁盘机阵列的高容量之外，更重要的是，RAID也为磁盘机系统引进了更高的失误容忍能力。初提出的RAID分为1至5共5个层级，之后再经过业界、厂商的扩充，目前的RAID 已分为0至7共8个层级，Windows NT内建支持其中的RAID 0、1、及5。一般可使用软体方式模拟磁盘机阵列，但某些RAID层级则须要特别的硬体支持，如RAID 2，另外，为获得较高效，也可使用专业设计的磁盘机阵列，这类储存设备通常内建有专门的CPU、快取记忆体、控制卡、防止停电的多重电源保护等设计，有些专门的磁盘机阵列尚允许使用者在不关机、不影响系统的资料存取的情况下抽换硬盘。
SCSI (Small Computer System Interface)小型电脑系统接口
SCSI硬盘最大的好处,是它具有管理自己的能力,所以不用对SCSI进行特殊的参数设定,且SCSI占用较少的cpu资源,可多任务运作,串联设备的传输速率互相独立,SCSI目前并非基本接口,因此必须以扩充适配卡的方式存在SCSI几经变革,传输率,支持设备等功能都有大幅度的改进,而这些世代变化都以近似的名词来表示,例如SCSI,Fast SCSI,Ultra SCSI,Ultra Wide SCSI等,期间的奥妙实非一般人所能明白.其实暂时撇开SCSI市场的混乱名词,回归到规格时你会发现:原来SCSI目前仅有"2.5"个世代,而且名词简单易懂.非常好记,分别是SCSI,SCSI-2,SCSI-3.其中SCSI是最早的SCSI标准,一切由此发端;SCSI-2则是目前较普遍,一般人口中所指的SCSI;而SCSI-3因属于制定中的规格,尚未完全定案,暂时仅能称为"0.5世代"
S.M.A.R.T
S.M.A.R.T就是Self-Monitory,Analysis,and Reporting Technology(自我监视,分析与回报的技术.现在的硬盘机都支持这个功能,只不过一般人没有好好利用这一个技术,S.M.A.R.T可以随时在硬盘中的某一个暂存器里,存放目前硬盘觉得不是很好的状况,例如Retry的次数过多,因此S.M.A.R.T最大的功能就是在硬盘机快要产生坏轨,坏磁区 (Bad Sector)之前,或者产生其它问题之前, 让使用者事先察觉到,赶快备份资料,事前防范(编按:此功能需配合工具程序的使用,例如Symantec的Norton Utility)
ULTRA DMA/66
Bus-Master已经减轻CPU的负担,接下来就是提升资料传送的速度.使用Ultra DMA/66的技术,可以将IDE硬盘从原来每秒16MB的资料量,提升到每秒66MB的资料量
AGP (Accelerated Graphics Port)绘图加速连接阜
AGP.专门提供显示卡更高的资料传输能力.目前AGP的工作时脉微133MHz,约为PCI的四倍左右,所以每秒中最大资料传送量为533MB.AGP只用于显示卡(所以它不是用来取代PCI的)
BIOS BIOS(Basic Input Output System)基本输入输出系统
人生下来就会吃饭睡觉这些基本求生的机能电脑也是出厂的时候就有一些基本的运作机能这些运作机能是一些写好的程序放在一颗IC里面,这些程序简称为 BIOS,所以存放程序的IC我们也叫它BIOS,就是主机板上可以看到用发光贴纸贴起来的那一颗IC.BIOS就是我们常听到的韧体(介于软体与硬体之间),电脑最基本操作都靠里面存放的程序来处理,没有BIOS,电脑便不能运作.
IEEE 1394
因为USB的传输速度其实不够快,不能应用在更高速的场合中,所以又制定了IEEE 1394(IEEE就是美国的电子电机工程协会,是电子电机领域的领导单位,1394就是规格的编号),它的想法跟USB有点像,但是稍作修改,应用在更高速的场合中.一个IEEE 1394的汇流排,最多可以接63个装置.它的最高速度可以达到100,200与400Mbps,甚至更高到达1Gbps以上,可以用来进行影像的传输, 硬盘的资料传输等等.
ISA
ISA工业标准架构汇流排.这个是电脑里面最早最稳定,却是目前看起来最慢的汇流排架构,用在适配卡的支持上.由于ISA稳定简单使得PC的使用率与普及率大增,厂商很容易就开发出兼容信的适配卡,来扩充PC的效能.在主机板上你可以看到一些黑色的插槽,这些就是ISA的汇流排.ISA最高的时脉速度是 8MHz,由于速度太慢现在新的主机板渐渐地舍弃此种插槽
L2 CACHE
L2 Cache:L2快取记忆体.在Pentium III的主机板上没有这样的记忆体设备,只有在与Pentium以及AMD(K7不算)的CPU搭配的主机板上才会用到.在书房中,你会习惯把常用的书放在书桌上,不常用的书放在书架上,这样你就可以不要每次都走到书架上来拿书,避免浪费时间.这种将常常用的资料放在手边的观念,就是快取记忆体的观念. CPU常用到的资料会保留在快取记忆体中,这样就不用浪费时间到记忆体或硬盘中取资料.所以快取记忆体使用的是SRAM,这种记忆体速度比较快,但是价格比较高(现在新的技术是把L2 cache on die,就是把L2 Cache整合到CPU中,例如celeron与Pentium II.III,这样在主机板上就看不到L2Cache)cpu里面有一小块的快取记忆体(L1快取记忆体),但是这样不够的(通常为32k),所以在 CPU外面又加上了一个L2第二层的快取记忆体,也就是主机板上的快取记忆体
前端总线是处理器与主板北桥芯片或内存控制集线器之间的数据通道，其频率高低直接影响CPU访问内存的速度。
电脑时钟是由主板晶振提供时钟，称为系统总线频率，cpu的实际运行频率是通过内部倍频技术提供，所以要比系统频率（又称外频）高2的整数倍。如：外频100，倍频为4，则cpu主频即为100*4=400。
前端总线（front side bus）是cpu和北桥芯片组通讯的通道（内存和cpu交换数据就是通过北桥芯片组），通常，前端总线频率要高于外频。但是与cpu主频不一样的是，前端总线不是通过倍频技术来提高前端总线频率（由于内存部件自身频率不能太高），而是通过变相增加前端总线宽度的办法实现相对升频。具体而言，P4的外频为100（133），但是采用了多通路的技术将内核到内存与北桥的总线宽度相对增大，也就是前端总线(FSB)宽度相对增大,换句话说，物理总线宽度不变，不过采用了多路并行传输技术，让总线宽度等价于增宽。系统总线是物理位宽,而FSB是实际位宽(注意,是位宽,而不是带宽),目前流行的处理器都采用了不同的技术增大自己处理器的位宽,以达到增强处理器性能的目的。现在明白了吗？
以下是CPU的相关技术参数
(1)主频
主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人以为认为CPU的主频指的是CPU运行的速度，实际上这个认识是很片面的。CPU的主频表示在CPU内数字脉冲信号震荡的速度，与CPU实际的运算能力是没有直接关系的。当然，主频和实际的运算速度是有关的，但是目前还没有一个确定的公式能够实现两者之间的数值关系，而且CPU的运算速度还要看CPU的流水线的各方面的性能指标。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。
(2)外频
外频是CPU的基准频率，单位也是MHz。外频是CPU与主板之间同步运行的速度，而且目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。
(3)前端总线(FSB)频率
前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。由于数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率，即数据带宽＝(总线频率×数据带宽)/8。外频与前端总线(FSB)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8Byte/bit=800MB/s。
(4)倍频系数
倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应——CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。
外频是CPU乃至整个计算机系统的基准频率，单位是MHz（兆赫兹）。在早期的电脑中，内存与主板之间的同步运行的速度等于外频，在这种方式下，可以理解为CPU外频直接与内存相连通，实现两者间的同步运行状态。对于目前的计算机系统来说，两者完全可以不相同，但是外频的意义仍然存在，计算机系统中大多数的频率都是在外频的基础上，乘以一定的倍数来实现，这个倍数可以是大于1的，也可以是小于1的。
<br>
<br>说到处理器外频，就要提到与之密切相关的两个概念：倍频与主频，主频就是CPU的时钟频率；倍频即主频与外频之比的倍数。主频、外频、倍频，其关系式：主频＝外频×倍频。
<br>
<br>在486之前，CPU的主频还处于一个较低的阶段，CPU的主频一般都等于外频。而在486出现以后，由于CPU工作频率不断提高，而PC机的一些其他设备（如插卡、硬盘等）却受到工艺的限制，不能承受更高的频率，因此限制了CPU频率的进一步提高。因此出现了倍频技术，该技术能够使CPU内部工作频率变为外部频率的倍数，从而通过提升倍频而达到提升主频的目的。倍频技术就是使外部设备可以工作在一个较低外频上，而CPU主频是外频的倍数。
<br>
<br>在Pentium时代，CPU的外频一般是60/66MHz，从Pentium Ⅱ 350开始，CPU外频提高到100MHz，目前CPU外频已经达到了200MHz。由于正常情况下外频和内存总线频率相同，所以当CPU外频提高后，与内存之间的交换速度也相应得到了提高，对提高电脑整体运行速度影响较大。
<br>
<br>外频与前端总线（FSB）频率很容易被混为一谈。前端总线的速度指的是CPU和北桥芯片间总线的速度，更实质性的表示了CPU和外界数据传输的速度。而外频的概念是建立在数字脉冲信号震荡速度基础之上的，也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一万万次，它更多的影响了PCI及其他总线的频率。之所以前端总线与外频这两个概念容易混淆，主要的原因是在以前的很长一段时间里（主要是在Pentium 4出现之前和刚出现Pentium 4时），前端总线频率与外频是相同的，因此往往直接称前端总线为外频，最终造成这样的误会。随着计算机技术的发展，人们发现前端总线频率需要高于外频，因此采用了QDR（Quad Date Rate）技术，或者其他类似的技术实现这个目的。这些技术的原理类似于AGP的2X或者4X，它们使得前端总线的频率成为外频的2倍、4倍甚至更高，从此之后前端总线和外频的区别才开始被人们重视起来。
<br>
<br>一个CPU默认的外频只有一个，主板必须能支持这个外频。因此在选购主板和CPU时必须注意这点，如果两者不匹配，系统就无法工作。此外，现在CPU的倍频很多已经被锁定，所以超频时经常需要超外频。外频改变后系统很多其他频率也会改变，除了CPU主频外，前端总线频率、PCI等各种接口频率，包括硬盘接口的频率都会改变，都可能造成系统无法正常运行。当然有些主板可以提供锁定各种接口频率的功能，对成功超频有很大帮助。超频有风险，甚至会损坏计算机硬件。
<br>
<br>
<br>CPU工作原理
<br>
<br>众所周知，CPU是电脑的“心脏”，是整个微机系统的核心，因此，它也往往成了各种档次微机的代名词，如昔日的286、386、486，奔腾、PⅡ、K6到今天的PⅢ、P4、K7、K8等。回顾CPU的发展历史， CPU在制造技术上已经获得了极大的提高，主要表现在集成的电子元件越来越多，从开始集成几千个晶体管，到现在的几百万、几千万个晶体管，这么多晶体管，它们是如何处理数据的呢？
<br>
<br>CPU的原始工作模式
<br>在了解CPU工作原理之前，我们先简单谈谈CPU是如何生产出来的。CPU是在特别纯净的硅材料上制造的。一个CPU芯片包含上百万个精巧的晶体管。人们在一块指甲盖大小的硅片上，用化学的方法蚀刻或光刻出晶体管。因此，从这个意义上说， CPU正是由晶体管组合而成的。简单而言，晶体管就是微型电子开关，它们是构建CPU的基石，你可以把一个晶体管当作一个电灯开关，它们有个操作位，分别代表两种状态:ON(开)和OFF(关)。这一开一关就相当于晶体管的连通与断开，而这两种状态正好与二进制中的基础状态“0”和“1”对应！这样，计算机就具备了处理信息的能力。
<br>但你不要以为，只有简单的“0”和“1”两种状态的晶体管的原理很简单，其实它们的发展是经过科学家们多年的辛苦研究得来的。在晶体管之前，计算机依靠速度缓慢、低效率的真空电子管和机械开关来处理信息。后来，科研人员把两个晶体管放置到一个硅晶体中，这样便创作出第一个集成电路，再后来才有了微处理器。
<br>看到这里，你一定想知道，晶体管是如何利用“0”和“1”这两种电子信号来执行指令和处理数据的呢？其实，所有电子设备都有自己的电路和开关，电子在电路中流动或断开，完全由开关来控制，如果你将开关设置为OFF，电子将停止流动，如果你再将其设置为ON，电子又会继续流动。晶体管的这种ON与OFF的切换只由电子信号控制，我们可以将晶体管称之为二进制设备。这样，晶体管的ON状态用 “1”来表示，而OFF状态则用“0”来表示，就可以组成最简单的二进制数。众多晶体管产生的多个“1”与“0”的特殊次序和模式能代表不同的情况，将其定义为字母、数字、颜色和图形。举个例子，十进位中的1在二进位模式时也是“1”，2在二进位模式时是“10”，3是“11”，4是“100”，5是 “101”，6是“110”等等，依此类推，这就组成了计算机工作采用的二进制语言和数据。成组的晶体管联合起来可以存储数值，也可以进行逻辑运算和数字运算。加上石英时钟的控制，晶体管组就像一部复杂的机器那样同步地执行它们的功能。
<br>
<br>CPU的内部结构
<br>现在我们已经大概知道CPU是负责些什么事情，但是具体由哪些部件负责处理数据和执行程序呢？
<br>1.算术逻辑单元ALU(Arithmetic Logic Unit)
<br>ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。就像刚才提到的，这里就相当于工厂中的生产线，负责运算数据。
<br>2.寄存器组 RS(Register Set或Registers)
<br>RS实质上是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存器，可以减少CPU访问内存的次数，从而提高了CPU的工作速度。但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，分别寄存相应的数据。而通用寄存器用途广泛并可由程序员规定其用途。通用寄存器的数目因微处理器而异。
<br>3.控制单元(Control Unit)
<br>正如工厂的物流分配部门，控制单元是整个CPU的指挥控制中心，由指令寄存器 IR(Instruction Register)、指令译码器ID(Instruction Decoder)和操作控制器0C(Operation Controller)三个部件组成，对协调整个电脑有序工作极为重要。它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号。操作控制器OC中主要包括节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑。
<br>4.总线(Bus)
<br>就像工厂中各部位之间的联系渠道，总线实际上是一组导线，是各种公共信号线的集合，用于作为电脑中所有各组成部分传输信息共同使用的“公路”。直接和CPU相连的总线可称为局部总线。其中包括: 数据总线DB(Data Bus)、地址总线AB(Address Bus) 、控制总线CB(Control Bus)。其中，数据总线用来传输数据信息；地址总线用于传送CPU发出的地址信息；控制总线用来传送控制信号、时序信号和状态信息等。
<br>
<br>CPU的工作流程
<br>由晶体管组成的CPU是作为处理数据和执行程序的核心，其英文全称是:Central Processing Unit，即中央处理器。首先，CPU的内部结构可以分为控制单元，逻辑运算单元和存储单元(包括内部总线及缓冲器)三大部分。CPU的工作原理就像一个工厂对产品的加工过程:进入工厂的原料(程序指令)，经过物资分配部门(控制单元)的调度分配，被送往生产线(逻辑运算单元)，生产出成品(处理后的数据)后，再存储在仓库(存储单元)中，最后等着拿到市场上去卖(交由应用程序使用)。在这个过程中，我们注意到从控制单元开始，CPU就开始了正式的工作，中间的过程是通过逻辑运算单元来进行运算处理，交到存储单元代表工作的结束。
<br>
<br>数据与指令在CPU中的运行
<br>刚才已经为大家介绍了CPU的部件及基本原理情况，现在，我们来看看数据是怎样在CPU中运行的。我们知道，数据从输入设备流经内存，等待CPU的处理，这些将要处理的信息是按字节存储的，也就是以8位二进制数或8比特为1个单元存储，这些信息可以是数据或指令。数据可以是二进制表示的字符、数字或颜色等等。而指令告诉CPU对数据执行哪些操作，比如完成加法、减法或移位运算。
<br>我们假设在内存中的数据是最简单的原始数据。首先，指令指针(Instruction Pointer)会通知CPU，将要执行的指令放置在内存中的存储位置。因为内存中的每个存储单元都有编号(称为地址)，可以根据这些地址把数据取出，通过地址总线送到控制单元中，指令译码器从指令寄存器IR中拿来指令，翻译成CPU可以执行的形式，然后决定完成该指令需要哪些必要的操作，它将告诉算术逻辑单元(ALU)什么时候计算，告诉指令读取器什么时候获取数值，告诉指令译码器什么时候翻译指令等等。
<br>假如数据被送往算术逻辑单元，数据将会执行指令中规定的算术运算和其他各种运算。当数据处理完毕后，将回到寄存器中，通过不同的指令将数据继续运行或者通过DB总线送到数据缓存器中。
<br>基本上，CPU就是这样去执行读出数据、处理数据和往内存写数据3项基本工作。但在通常情况下，一条指令可以包含按明确顺序执行的许多操作，CPU的工作就是执行这些指令，完成一条指令后，CPU的控制单元又将告诉指令读取器从内存中读取下一条指令来执行。这个过程不断快速地重复，快速地执行一条又一条指令，产生你在显示器上所看到的结果。我们很容易想到，在处理这么多指令和数据的同时，由于数据转移时差和CPU处理时差，肯定会出现混乱处理的情况。为了保证每个操作准时发生，CPU需要一个时钟，时钟控制着CPU所执行的每一个动作。时钟就像一个节拍器，它不停地发出脉冲，决定CPU的步调和处理时间，这就是我们所熟悉的CPU的标称速度，也称为主频。主频数值越高，表明CPU的工作速度越快。
<br>
<br>
<br>
<br>在CPU与主板的搭配方面,不同的主板支持的CPU是不一样的.要看你的个人选择..
<br>
<br>复制的 呵呵
又问缓存。。再贴
缓存对CPU来讲是十分重要的。
那么这个缓存究竟是什么概念呢？
缓存就是靠近CPU，或者是CPU里面的一小块的存储器，它的速度很快，但是容量却很小。
为什么会有缓存的出现呢？
最早的386时代，CPU没有倍频的概念，CPU跑的频率和内存跑的频率都是一样的（33.33），在这样的环境下面，处理器去找数据就直接去内存里找了。
后来发展到486开始，CPU出现倍频了。这样以来CPU的频率跟内存的频率就不一样了，内存的频率会远远的落后与CPU的频率，越来越慢。
这样就使得一个很严重的问题出现了：
CPU它很快很快的计算，计算的时候它就要找数据，
CPU在找数据的时候总是快速的CPU被慢速的内存所拖累。使得它的性能不能发挥。
这个时候设计CPU的人就想出了一个很妙的办法——既然CPU找内存数据不是很慢么，那么干脆弄一块很小的，可以集成在CPU里面。这块存储器把最常用的数据直接放到里面，然后用一些比较聪明的算法提前预测，有什么数据需要，就提前通过内存把数据拿进来。用的时候就直接用了。 只有当缓存查找失败的时候，才会去找内存。
这样CPU内部就集成了一级缓存。
后来又在主板上集成了二级缓存。早在SLOT时代，CPU的二级缓存在CPU的两侧，二级缓存的工作速度是CPU主频的半速。
随着技术的发展，二级缓存也被集成在CPU里面了。所以说今天的二级缓存已经不存在什么“半速”的概念了，都是以CPU的频率全速运行的。
那么今天我们常见到的CPU就是有一级缓存和二级缓存，
CPU在进行查找数据的时候，内存被利用到的几率就大大的降低了。
这样CPU计算的效果和速度就被提高了很多。
那么一级缓存和二级缓存有什么区别呢：
一级缓存比较小，它跟CPU的关系更近，所以被查找的几率更高。
二级缓存比较大，相对于一级缓存远一些，被查找的几率就小一些。
当然这里面还有每路结合性的区别，就不多说了。
说这这么多，现在知道什么是缓存了吧？
你的那个CPU风扇应该是因原配的那种吧,这种现象是正常的啦,原装的风扇轴承部份确实会有这种躁音大的问题出现,开机的时候和运行大的程序的时候就很明显了,你上面的CPU状态监测工具上显示当前的CPU风扇转速为
1950/s
那么在这个时候是不会有很大的躁音的,因为当前的风扇转速还不怎么高,如果当转速达到2500/s
以上之后你就可以听到了,总个风扇就嗡嗡嗡的响,夜深人静的时候就不用说了,吵得睡觉都睡不好!!如果你想要它静下来,那就只能自己去买一个好一点的散热风扇来装了!!推荐你用"超频3
"系列的风扇!!静音效果蛮不错的!!
高手来看看AMD CPU的编号问题~
HDZ955FBK4DGM 是处理器的型号 HDZ是黑盒 K指的是CPU接口为AM3 4就是4核
D指的是CPU有6M三级缓存 GM指的是CPU为C3步进
这CPU的TDP功耗为125W
还有一种X4 955是普盒版 TDP功耗为95W
极品通常是指该U的超频性能很好，不用加电压或者叫少量的电压就能超到一个很高的频率，概况来说就是能超到比该型号的其他U更高的频率；雷U是指超频性能相对于同型号的其他U都要低，例如别人买的该型号的U很轻松就超到了3G，但雷U去死活都上不了，或者最多只能到2.8G，买到这样的U就想踩到地雷一样，很惨。
